FPGA挂载DDR的思考

发表于 2011-11-22 20:45

FPGA挂载DDR，这种情况一般是用在什么样的场合下。首先说下我的理解以及困惑，就是前段数据量大，速度快，后端处理速度慢，处理不过来，这时前端和后端中间是一个FPGA，如果此时FPGA挂载DDR,就可以存储前端的数据，做一个缓存。按说是可以的。但我的困惑是如果前段源源不断的送数据，不管多大的DDR总有可能会溢出呀，哪位能帮忙解释下？谢谢

发表于 2011-11-23 14:51

前端不会源源不断的送数据
一般是这样的：前端以高速送一段数据，停一会，送下一段。
后端可以慢慢处理。
或者反过来，前端常速率慢慢送，后端高速取一批，处理完后取下一批。

发表于 2011-11-25 18:33

动态存储器的跨页面访问速度是比较低的

发表于 2011-11-25 19:06

FIFO

发表于 2011-11-25 20:39

FIFO容量小，价格又太高。

FPGA挂载DDR的思考

相关帖子

浏览过的版块

甘甜之泉水

以坛为家

技术奇才奖章

技术导师奖章

常驻人口

希望之星奖章

涓涓之细流

技术高手奖章

社区建设奖章

湍急之河流

缘定三生

欢快之小溪