发新帖我要提问
返回列表
打印

FPGA挂载DDR的思考

[复制链接]
2014|4
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
wxfxwk1986|  楼主 | 2011-11-22 20:45 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
DDR, FPGA, PGA
FPGA挂载DDR，这种情况一般是用在什么样的场合下。首先说下我的理解以及困惑，就是前段数据量大，速度快，后端处理速度慢，处理不过来，这时前端和后端中间是一个FPGA，如果此时FPGA挂载DDR,就可以存储前端的数据，做一个缓存。按说是可以的。但我的困惑是如果前段源源不断的送数据，不管多大的DDR总有可能会溢出呀，哪位能帮忙解释下？谢谢

使用特权

评论回复 赏

相关下载

相关帖子
沙发
byeyear| | 2011-11-23 14:51 | 只看该作者
前端不会源源不断的送数据
一般是这样的：前端以高速送一段数据，停一会，送下一段。
后端可以慢慢处理。
或者反过来，前端常速率慢慢送，后端高速取一批，处理完后取下一批。

使用特权

评论回复 赏
板凳
XLDZZ| | 2011-11-25 18:33 | 只看该作者
动态存储器的跨页面访问速度是比较低的

使用特权

评论回复 赏
地板
rclong| | 2011-11-25 19:06 | 只看该作者
FIFO

使用特权

评论回复 赏
5楼
liangziusb| | 2011-11-25 20:39 | 只看该作者
FIFO容量小，价格又太高。

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

wxfxwk1986

0

主题

250

帖子

1

粉丝