STM32F7 MPU Cache浅析

发表于 2019-10-31 21:47

STM32F7 MPU Cache浅析.pdf (530.93 KB, 下载次数: 14)

发表于 2019-10-31 21:47

Cache，高速缓存，一般指的是 L1 cache，即和 Core 紧耦合的，从 STM32F7 系列开始，基于 ARM cortex-M7 内核，增加了对 L1 Cache 的支持。

发表于 2019-10-31 21:47

发表于 2019-10-31 21:49

从这张图片可以看出来，无论是指令 Cache(I-cache)还是数据 Cache(D-cache)，一旦使能之后，就分别与 Core 的 prefetch unit(I-cache)和 load-store unit(D-cache)相连，以 D-cache 为例，因为直接与 LSU 相连，访问速度会比直接访问 SRAM 或外部 RAM 快很多，只要保证 cache 有足够高的命中率(由 cache 策略保证)，尽量少的 cache miss，读/写的速度会有比较大的提高。

发表于 2019-10-31 21:51

发表于 2019-11-19 11:07

非常感谢楼主分享

发表于 2019-11-19 11:09

非常感谢楼主分享

发表于 2019-11-19 11:17

非常感谢楼主分享

发表于 2019-11-19 11:36

非常感谢楼主分享

[STM32F7] STM32F7 MPU Cache浅析

相关帖子

涓涓之细流