FIFO写信号比设置的长

[复制链接]
2037|5
 楼主| yufe 发表于 2011-11-23 18:16 | 显示全部楼层 |阅读模式
68013a,gpif,fifo写,fifo用FPGA来实现,
问题:我每次写n个数据的时候,wr_FIFO的长度却是n+1个clk长度,结果写进FIFO的却是n+1个数据?
wangpe 发表于 2011-11-23 18:19 | 显示全部楼层
GPIF波形有问题?你写的是8位的还是16位的?
llia 发表于 2011-11-23 18:22 | 显示全部楼层
用的是AUTO OUT?
zhanglli 发表于 2011-11-23 18:28 | 显示全部楼层
1是波形
2是初始化
3是循环
wangzsa 发表于 2011-11-23 18:32 | 显示全部楼层
对,比照一下CYPRESS的GPIF例子,用串口仿真一下。
 楼主| yufe 发表于 2011-11-23 18:37 | 显示全部楼层
好的,我对比一下,谢谢大家
您需要登录后才可以回帖 登录 | 注册

本版积分规则

983

主题

10170

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部