STM8Lgpio口内部结构

发表于 2019-11-10 18:15

如果我想要io配置成推挽输出低，那么上面的P-BUFFER应该关断，下面的N-BUFFER应该导通，那么P-BUFFER前面的与非门应该输入都是高电平，N-BUFFER前面的或非门应该输入都是低电平，那么他们共用的那个输入线的电平不就矛盾了吗

发表于 2019-11-10 18:18

发表于 2019-11-10 18:19

发表于 2019-11-10 18:22

你可能看错了，下面的或非门上面的输入脚状态应该为1

发表于 2019-11-10 18:27

为什么为1，我是倒着推导的，N-BUFFER若要导通，则或非门应该输出高电平，那么或非门的两个输入应该都是低电平。

发表于 2019-11-10 18:33

N-BUFFER 下面的那个门只能在输出0时才导通

发表于 2019-11-10 18:37

你的理解有问题

发表于 2019-11-10 18:47

为什么是0时导通，手册哪里有介绍到吗？大神求指点

发表于 2019-11-10 18:50

说句实话，如果不是要设计IC，看这个真的没用。连“华而不实”都说不上。如果你是要设计芯片，这个看不懂，建议你先学学别的基础的东西，等你基础扎实了再回来想想这个问题。

发表于 2019-11-10 19:02

首先，这个线（你说矛盾的线）的电平是受ODR寄存器控制的。要输出低时，ODR线就是低，要输出高时，ODR线就是高。

发表于 2019-11-10 19:08

这样，上面的与非门一定输出高至P-BUFFER的栅极。下面的或非门也是一定输出高到N-BUFFER的栅极

发表于 2019-11-10 19:11

什么是漏极开路（OD）？
估计你还没理解

发表于 2019-11-10 19:14

N-BUFFER导通。P-BUFFER截止，输出端低电平。

发表于 2019-11-10 19:17

我知道这个矛盾线是受前面的ODR寄存器控制，但是我现在是根据后端想要实现结果倒着推导的，我后端想要的结果是io推挽输出低，那么就要N-BUFFER导通。P-BUFFER截止（这点你的回答中你也提到了）；那么上面的与非门一定输出高至P-BUFFER的栅极，下面的或非门也是一定输出高到N-BUFFER的栅极（这点你的回答中你也提到了）；那么最后推导到那根矛盾线上就有问题了呀？

发表于 2019-11-10 19:23

发表于 2019-11-10 19:23

直接通过USB口不行的，调试器没有和串口连接，这个系列都是这样

发表于 2019-11-10 19:27

这是抠出输出部分的仿真示意图及其各点波形。没有矛盾之处

发表于 2019-11-10 19:29

pmosfet前面不是有个非门吗，难道那个不是非门？

发表于 2019-11-10 19:32

你说栅极那个圆圈吗？他是表示低电平导通的沟道。其实就是指PMOS

发表于 2019-11-10 19:36

原来如此，那问题解决了

[STM8] STM8Lgpio口内部结构

相关帖子

浏览过的版块