打印
[PCB]

DDR设计需要背钻吗

[复制链接]
389|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
yvonneGan|  楼主 | 2019-11-14 15:42 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
一博科技自媒体高速先生原创文|黄刚

背钻,相信从事PCB设计或加工的朋友来说不会陌生。我们知道,这个工艺现在已经比较广泛应用在10G以上的高速串行通道设计中了,它的作用主要是解决过孔stub较长导致的高频能量急剧衰减的问题,越小的过孔stub,急剧衰减的频段越高,因此我们在高速设计会着重考虑它。我们也可以通过2维或者3维对过孔的仿真,得到stub和回损插损曲线的关系,例如下图所示:



可以看到,随着过孔stub越来越长,尖峰谐振点出现的频段会逐渐向低频移动,也就是说会逐渐影响到更低频段能量的衰减。当然对于点对点的高速串行信号来说,我们比较容易去下结论要不要背钻,现在随着我们的DDR并行信号的速率也越来越高之后,像目前通用的ddr4的速率是2400Mbps,那我们需要背钻吗?

为此,本人也做了一个简单的仿真(针对地址信号的仿真)来看看到底差异有多大?

一个简单的fly_by拓扑的设计如下:



如果地址信号走得靠近表层的话,的确,换层过孔带来的stub可以比较长。



我们对这个信号拓扑进行不同过孔stub长度(从0mil到120mil的stub)的扫描仿真,得到的波形结果(第一个颗粒)会是这样:



我们直观的看到,有差异的地方主要在上下电平振荡的位置,我们放大一点看下,发现会影响大概25mV的裕量。



从眼图上看,也大概能看到些变化,说明stub还是会对信号质量产生一定的影响。



那么对于速率更高的数据信号而言,情况又是怎么样的呢?本人还是以仿真数据来说明吧,不同过孔stub的结果如下:



从眼图来看,信号的幅值似乎差异不大,差异主要在于上升(下降)沿这里。从波形上上升/下降沿看可以看到20mil的stub和没有stub的差异主要有30ps左右。
















使用特权

评论回复

相关帖子

发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

个人签名:更多PCB设计干货http://www.edadoc.com/cn/TechnicalArticle/

339

主题

365

帖子

15

粉丝