打印
[数据转换器-信号链]

TLV320AIC23芯片时钟问题

[复制链接]
3279|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
nanguamache|  楼主 | 2011-11-24 21:26 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
TLV320AIC23与TI的C6713DSP相连进行数据的采集和发送。控制接口由McBSP1以SPI方式进行配置,数据接口与McBSP0连接。AIC23工作在主动模式,串行数据时钟由AIC23的BCLK接口给McBSP0的CLKX0和CLKR0,AIC23的芯片时钟MCLK由一个12MHz的晶振提供,且数据传输为DSP Mode,时钟模式为USB模式(BCLK=MCLK),
数据采样频率为48kHz,分左右声道各16bit进行采集。
不明白的地方是这个12MHz的BCLK怎么与采样频率相对应上呢?不应该是48*16*2=1.536MHz吗?配置中还有一个基本过采样率(BOSR)的设置位为0,
datasheet中说这表示过采样率为250fs(250倍采样频率),这是什么意思?与BCLK有什么关系吗?
希望了解这款芯片的朋友多少解答一点,谢谢!

相关帖子

沙发
午夜粪车| | 2011-11-24 22:37 | 只看该作者
不懂,帮顶了

使用特权

评论回复
板凳
japrincess| | 2011-11-24 22:39 | 只看该作者
给你篇十分给力的**吧! 音频编解码器TLV320AIC23 及其与DSP 接口设计.pdf (1021.58 KB)

使用特权

评论回复
地板
keken| | 2011-11-25 07:10 | 只看该作者
我回去帮你找找相关资料啊

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

1

主题

53

帖子

0

粉丝