哪位能给讲讲 FPGA 的抗干扰设计？

发表于 2019-11-17 10:19

我的意思是让 FPGA 比同样功能的硬逻辑更抗干扰。
请问能做到吗？
假如能，设计思想是怎样的呢？
多谢！

发表于 2019-11-19 09:23

好像很难
逻辑电路经过多少年的雕琢已经到了完美的境界
FPGA很难达到简单逻辑电路的抗干扰能力，因为它太复杂了

发表于 2019-11-21 10:36

steelen 发表于 2019-11-19 09:23
好像很难
逻辑电路经过多少年的雕琢已经到了完美的境界
FPGA很难达到简单逻辑电路的抗干扰能力，因为它太复 ...

是否能这样考虑：
同样的功能，分别用几个模块实现，最后投票决定。同时，把不使用的门隔离出去，就算它们被干扰了也没事。

可是，最终的“表决器”还是没法冗余的，它如果受干扰了咋办？
而且，表决器是在FPAG里面的，你没法针对它专门做个屏蔽之类的保护。