发新帖我要提问
返回列表
打印
[PCB]

DDR3 layout规则问题

[复制链接]
528|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
sanguanko|  楼主 | 2019-11-20 11:22 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
DDR, layout, DDR3, AC, 芯片
本帖最后由 sanguanko 于 2019-11-20 11:24 编辑

在一份芯片资料里看到一个DDR3 layout规则，其中有“DQS_0P to Middle of DQ(7:0) + 200 mils max skew of 50 mils” ，这几话该怎么理解？图片如下，谢谢。

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

sanguanko

262

主题

290

帖子

2

粉丝