发新帖我要提问
返回列表
打印

LVDS 信号的CLK信号产生辐射干扰，应该怎么处理

[复制链接]
6078|19
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
Jakcy|  楼主 | 2019-11-22 17:47 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
LVDS, 信号产生, EMC, 倍频, hz
LVDS 信号的CLK信号产生辐射干扰，CLK信号为60MHz,倍频以后，过不了EMC，同时干扰其他高频接收件

使用特权

评论回复 赏

相关下载

相关帖子
沙发
Jakcy|  楼主 | 2019-11-22 17:50 | 只看该作者
请大神们帮我看看。应该怎弄，我在CLK信号上串了300R@100MHz的磁珠；但是效果不明显

WeChat Image_20191122174851.png (77.93 KB )

WeChat Image_20191122174851.png

使用特权

评论回复 赏
板凳
yuyuyayamtw| | 2019-11-23 14:22 | 只看该作者
应该是时钟的环路面积大，另外芯片电源去耦不好

使用特权

评论回复 赏
地板
Jakcy|  楼主 | 2019-11-23 16:43 | 只看该作者
yuyuyayamtw 发表于 2019-11-23 14:22
应该是时钟的环路面积大，另外芯片电源去耦不好

芯片是MTK ,8227L,内部是按MTK原厂的来设计的。我们只是改外围，时钟环路是指的连接器两端的端接电阻是吧，靠近芯片这边原来的电路上是没有加的，后来加了也没有什么太大的改善。

使用特权

评论回复 赏
5楼
xiejiwang222| | 2019-11-24 22:02 | 只看该作者
你可以 在 LVDS的 时钟和 数据线上串些 小电阻     图上显示的是每个 超标的 频点附近的底噪 都会大  而且有毛刺 个人觉得  是 数据线上的  你只是说出了 测试结果 但是没有 PCB
图 和 结构  所以你只能减小环路的电流来减小 辐射

使用特权

评论回复 赏
6楼
Jakcy|  楼主 | 2019-11-25 10:32 | 只看该作者
8227L的核心板部分是方案公司画的。我们只是在外围增加部分，我看过核心板，信号从主芯片出来，走的是元件层，中间有隔地，有串磁珠，然后所有信号给都要打过孔到最底层，放测试点，到接口处。之前我们在应用的时候没有增加电阻，和磁珠，后面用过共模电感（121R），没有效果。所以就问了方案公司，增加了磁珠，增加了端接电阻，和CLK信号对地电容，只是有一点点的好转，还是过不了测试。
一会我看看能否把核心板拍一些照片传上来。
谢谢帮我分析。

20191125102621.png (226.06 KB )

PCB 板图

PCB 板图

20191125102742.png (140.04 KB )

原理 图

原理 图

使用特权

评论回复 赏
7楼
Jakcy|  楼主 | 2019-11-25 10:40 | 只看该作者
我想了解如何去减小这个环路的电流呢

使用特权

评论回复 赏
8楼
Jakcy|  楼主 | 2019-11-25 10:45 | 只看该作者
这个是核心板出来的LVDS信号的图片。请大神们帮我看看，有没有什么办法在外面改善。叩谢了

WeChat Image_20191125104303.jpg (371.98 KB )

背面，紧贴大板子的一面

背面，紧贴大板子的一面

WeChat Image_20191125104312.jpg (443.49 KB )

元件面

元件面

使用特权

评论回复 赏
9楼
yuyuyayamtw| | 2019-11-25 13:39 | 只看该作者
每组差分两边应包地，并每隔1-2cm打地过孔，最重要的是参考平面完整，没有跨分割

使用特权

评论回复 赏
10楼
xiejiwang222| | 2019-11-25 22:10 | 只看该作者
你在电源滤波后面加个磁珠看看 100Mhz以上的底噪能不能降一些。另外在这些信号线相关的电源上加些1nf或10nf的电容试试，另外就是上楼说的包地

使用特权

评论回复 赏
11楼
caoenq| | 2019-11-26 14:22 | 只看该作者
yuyuyayamtw 发表于 2019-11-25 13:39
每组差分两边应包地，并每隔1-2cm打地过孔，最重要的是参考平面完整，没有跨分割 ...

我觉没必要每对差分都包地，但是CLK这对要是要包地的。

使用特权

评论回复 赏
12楼
971453666| | 2019-12-5 12:58 | 只看该作者
这种问题最核心不是在主板的PCB走线，是LVDS的线材和TCON板以及source板这几点上

使用特权

评论回复 赏
13楼
sunndas| | 2020-4-30 09:55 | 只看该作者
请问楼主你的LVDS辐射超标后面怎样解决的。我碰到的问题跟你一样！

使用特权

评论回复 赏
14楼
yzhfj| | 2020-5-29 16:26 | 只看该作者
1、首先LVDS需要90Ω阻抗线；
2、端口处都需要放置共模电感；
如仍有超标，更换其它规格的共模电感。

使用特权

评论回复 赏
15楼
被我折服| | 2020-7-14 16:50 | 只看该作者
xiejiwang222 发表于 2019-11-25 22:10
你在电源滤波后面加个磁珠看看 100Mhz以上的底噪能不能降一些。另外在这些信号线相关的电源上加些1nf或10nf ...

看这图上 包地没有位置

使用特权

评论回复 赏
16楼
zeshoufx| | 2020-7-15 11:43 | 只看该作者
Jakcy 发表于 2019-11-22 17:50
请大神们帮我看看。应该怎弄，我在CLK信号上串了300R@100MHz的磁珠；但是效果不明显 ...

解决了吗，，楼主

使用特权

评论回复 赏
17楼
ttgoer| | 2020-7-16 10:59 | 只看该作者
这是差分信号，为什么是串磁珠呢。
不止是CLK，所有的LVDS数据对和CLK上都就加高速共模电感。

这个很有效果

使用特权

评论回复 赏
18楼
kwiewie1988| | 2021-11-15 20:06 | 只看该作者
Jakcy 发表于 2019-11-22 17:50
请大神们帮我看看。应该怎弄，我在CLK信号上串了300R@100MHz的磁珠；但是效果不明显 ...

1.差分时钟和数据，应该加共模电感而非磁珠；2.差分时钟是否有做阻抗匹配？3.差分时钟的下方，地平面是否完整？以上如果堵不住，那么从排线入手，

使用特权

评论回复 赏
19楼
kwiewie1988| | 2021-11-15 20:07 | 只看该作者
排线用双层，BOT层用完整地平面，注意连接器的低阻抗搭接；

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

Jakcy

1

主题

9

帖子

0

粉丝