使用特权
yuyuyayamtw 发表于 2019-11-23 14:22 应该是时钟的环路面积大,另外芯片电源去耦不好
PCB 板图
原理 图
背面,紧贴大板子的一面
元件面
yuyuyayamtw 发表于 2019-11-25 13:39 每组差分两边应包地,并每隔1-2cm打地过孔,最重要的是参考平面完整,没有跨分割 ...
xiejiwang222 发表于 2019-11-25 22:10 你在电源滤波后面加个磁珠看看 100Mhz以上的底噪能不能降一些。另外在这些信号线相关的电源上加些1nf或10nf ...
Jakcy 发表于 2019-11-22 17:50 请大神们帮我看看。应该怎弄,我在CLK信号上串了300R@100MHz的磁珠;但是效果不明显 ...
发表回复 本版积分规则 回帖后跳转到最后一页
人才类勋章
时间类勋章
发帖类勋章
1
9
0
扫码关注 21ic 官方微信
扫码关注嵌入式微处理器
扫码关注电源系统设计
扫码关注21ic项目外包
扫码浏览21ic手机版
本站介绍 | 申请友情链接 | 欢迎投稿 | 隐私声明 | 广告业务 | 网站地图 | 联系我们 | 诚聘英才
京公网安备 11010802024343号