打印
[verilog]

占空比控制

[复制链接]
917|4
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
请大家帮忙看下,怎么把4%的正占空比转变为-96%的负占空比,正负占空比之和为100%,fpga为50mhz频率输入,如果可以的话请举个例子说明一下,用veriloghdl怎么实现,谢谢了,急求!!!

使用特权

评论回复

相关帖子

沙发
zhangmangui| | 2019-11-25 21:58 | 只看该作者
没理解你这个负的要怎么实现    我的理解  占空比都是正的  

使用特权

评论回复
板凳
zhangmangui| | 2019-11-25 22:00 | 只看该作者
举个例子    有一种驱动器的控制需求   不如占空比是50%时   停止运行
小于50%正转  大于50%反转

使用特权

评论回复
地板
zhangmangui| | 2019-11-25 22:06 | 只看该作者
实现先了解周期   通过计算得出一个数n   也就是计数器一直从0计数到n
计数中判断是否到了比较的值   如果到了切换IO口的状态   周期进行

使用特权

评论回复
5
2287312853|  楼主 | 2019-11-26 08:55 | 只看该作者
zhangmangui 发表于 2019-11-25 22:06
实现先了解周期   通过计算得出一个数n   也就是计数器一直从0计数到n
计数中判断是否到了比较的值   如果 ...

我用示波器,测过了,读信号占空比确实是正4%,写信号占空比是负96%

IMG_20191126_085155.jpg (65.65 KB )

IMG_20191126_085155.jpg

IMG_20191126_085447.jpg (49.81 KB )

IMG_20191126_085447.jpg

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

49

主题

130

帖子

1

粉丝