打印
[DSP编程]

TMS320F28335FPGA 的GPIO口输出问题?

[复制链接]
1278|7
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
shaojia2017|  楼主 | 2019-11-25 16:35 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
1.输出高低电平是直接源三极管输出还是有上拉下拉电阻,如果有是多大的。
2.两个GPIO口外部短接,程序中让一个出高一个出低会不会坏?外部这根线上是高电平还是低电平或是其它?
3.如果普通GPIO口不可以这样操作,那么ECAP的I/O口呢?

使用特权

评论回复

相关帖子

沙发
shaojia2017|  楼主 | 2019-11-25 16:37 | 只看该作者
注定要生来沉沦?求大湿来答疑解惑。

使用特权

评论回复
板凳
zhangmangui| | 2019-11-25 22:40 | 只看该作者
1.都是有上下拉的   一般都是弱上下拉  几十k的量级
2.基本的处理器都能承受20mA或更多的灌流能力  所以不会损坏  一般会被强制为低
3.IO口的架构官方手册中会有说明  针对一些特殊功能  驱动能力会更强一些

使用特权

评论回复
地板
airwill| | 2019-11-26 22:00 | 只看该作者
DSP 的端口驱动方面, 不是强项,  可能还不如普通单片机.

使用特权

评论回复
5
蒋博1026| | 2019-11-29 22:00 | 只看该作者
我感觉在IO口的架构官方手册会对这个问题有一些具体的说明。

使用特权

评论回复
6
蒋博1026| | 2019-11-29 22:01 | 只看该作者
两个GPIO口外部短接,程序中让一个出高一个出低会不会坏?针对这个问题,我觉得应该不会坏,

使用特权

评论回复
7
蒋博1026| | 2019-11-29 22:04 | 只看该作者
输出高低电平是直接源三极管输出还是有上拉下拉电阻?这个应该是直接接上下拉电阻的

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

1

主题

3

帖子

0

粉丝