本帖最后由 GoldSunMonkey 于 2011-11-26 15:43 编辑
VHDL——（Very high speed intergated circuit- Hardware Description Language）最初诞生于由美
国国防部所支持的研究计划，目的是为了把电子电路的设计意义以文字或文件的方式保存下来。现已成为
国际标准硬件描述语言。93年为IEEEll64标准，96年后改为IEEEl076．3标准，现为IEEE 1364-1995 标准。
ABEL-HDL——美国DATA I/O公司开发的逻辑设计语言，能支持布尔代数、算法状态机（流程图结构）和真值表；
Verilog-HDL——原是美国Gateway Design Automation公司于20世纪80年代开发的逻辑模拟器Verilog-XL所使用的硬件描述语言。
一般来说， ABEL-HDL适合于简单数字系统设计， Verilog-HDL比较适合于系统级(System)、算法级
(Algorithem)、寄存器传输级(RTL)、门级(Date)和开关级(Switch)的设计。而对于特别复杂(几百万门级以
上)的系统级设计，则采用VHDL更合适。 |
楼主
标题置顶
标题高亮
