本帖最后由 孙玉其 于 2019-12-16 10:28 编辑
74HC595是一个8位串行输入、并行输出的位移缓存器：并行输出为三态输出。在SCK 的上升沿，串行数据由SDL输入到内部的8位位移缓存器，并由Q7'输出，而并行输出则是在LCK的上升沿将在8位位移缓存器的数据存入到8位并行输出缓存器。当串行数据输入端OE的控制信号为低使能时，并行输出端的输出值等于并行输出缓存器所存储的值。
74HC165是8位并行读取或串行输入移位寄存器，可在末级得到互补的串行输出（Q7和!Q7），当异步并行读取引脚（!PL）输入为低时，从D0到D7口输入的并行数据将被读取进寄存器内。而当异步并行读取引脚为高时，数据将在每个时钟脉冲的上升沿从
引脚串行进入寄存器并将现有数据右移一位（
以此类推）。利用这种特性，只要把Q7输出绑定到下一级的
输入，即可实现移位寄存器位数的扩展。
74HC165的时钟输入是一个“门控与”结构，CP（时钟脉冲）和CE（时钟允许）共同产生有效时钟输入。只有在CE（时钟允许）为低时，CP（时钟脉冲）才有效
由于芯片过于单一只是简单与非门，没有做任何EMC处理。导致大家使用时会出现各种不良的现象。给大家推荐一套电路能保证做4级的EMC不会出现不良现象。给大家一份原理图设计方案。有什么好的意见和别的问题留贴大家共同交流。感谢您翻阅本人的帖子！
|
楼主
标题置顶
标题高亮
