[技术问答] 官方例子这个初始化配置是不是有重复配置

[复制链接]
697|11
 楼主| zhuomuniao110 发表于 2019-12-20 00:05 | 显示全部楼层 |阅读模式
  1. void SYS_Init(void)
  2. {
  3.     /*---------------------------------------------------------------------------------------------------------*/
  4.     /* Init System Clock                                                                                       */
  5.     /*---------------------------------------------------------------------------------------------------------*/

  6.     /* Enable Internal RC clock */
  7.     CLK_EnableXtalRC(CLK_PWRCON_OSC22M_EN_Msk);

  8.     /* Waiting for IRC22M clock ready */
  9.     CLK_WaitClockReady(CLK_CLKSTATUS_OSC22M_STB_Msk);

  10.     /* Switch HCLK clock source to Internal RC and HCLK source divide 1 */
  11.     CLK_SetHCLK(CLK_CLKSEL0_HCLK_S_HIRC, CLK_CLKDIV_HCLK(1));

  12.     /* Enable external 12MHz XTAL, internal 22.1184MHz */
  13.     CLK_EnableXtalRC(CLK_PWRCON_XTL12M_EN_Msk | CLK_PWRCON_OSC22M_EN_Msk);

  14.     /* Enable PLL and Set PLL frequency */
  15.     CLK_SetCoreClock(PLLCON_SETTING);

  16.     /* Waiting for clock ready */
  17.     CLK_WaitClockReady(CLK_CLKSTATUS_PLL_STB_Msk | CLK_CLKSTATUS_XTL12M_STB_Msk | CLK_CLKSTATUS_OSC22M_STB_Msk);

  18.     /* Switch HCLK clock source to PLL, STCLK to HCLK/2 */
  19.     CLK_SetHCLK(CLK_CLKSEL0_HCLK_S_PLL, CLK_CLKDIV_HCLK(2));

  20.     /* Enable UART module clock */
  21.     CLK_EnableModuleClock(UART0_MODULE);

  22.     /* Enable PWM module clock */
  23.     CLK_EnableModuleClock(PWM01_MODULE);
  24.     CLK_EnableModuleClock(PWM23_MODULE);

  25.     /* Select UART module clock source */
  26.     CLK_SetModuleClock(UART0_MODULE, CLK_CLKSEL1_UART_S_HXT, CLK_CLKDIV_UART(1));

  27.     /* Select PWM module clock source */
  28.     CLK_SetModuleClock(PWM01_MODULE, CLK_CLKSEL1_PWM01_S_HXT, 0);
  29.     CLK_SetModuleClock(PWM23_MODULE, CLK_CLKSEL1_PWM23_S_HXT, 0);

  30.     /* Reset PWMA channel0~channel3 */
  31.     SYS_ResetModule(PWM03_RST);

  32.     /* Update System Core Clock */
  33.     SystemCoreClockUpdate();

  34.     /*---------------------------------------------------------------------------------------------------------*/
  35.     /* Init I/O Multi-function                                                                                 */
  36.     /*---------------------------------------------------------------------------------------------------------*/
  37.     /* Set P3 multi-function pins for UART RXD and TXD  */
  38.     SYS->P3_MFP &= ~(SYS_MFP_P30_Msk | SYS_MFP_P31_Msk);
  39.     SYS->P3_MFP |= (SYS_MFP_P30_RXD | SYS_MFP_P31_TXD);
  40.     /* Set P2 multi-function pins for PWMA Channel0~3 */
  41.                 SYS->P2_MFP &= ~(SYS_MFP_P20_Msk | SYS_MFP_P21_Msk | SYS_MFP_P22_Msk | SYS_MFP_P23_Msk);
  42.     SYS->P2_MFP |= (SYS_MFP_P20_PWM0 | SYS_MFP_P21_PWM1 | SYS_MFP_P22_PWM2 | SYS_MFP_P23_PWM3);
  43. }


 楼主| zhuomuniao110 发表于 2019-12-20 00:07 | 显示全部楼层
/* Enable Internal RC clock */
    CLK_EnableXtalRC(CLK_PWRCON_OSC22M_EN_Msk);
//这上面是使能内部RC,后面好像还有,,,,
    /* Waiting for IRC22M clock ready */
    CLK_WaitClockReady(CLK_CLKSTATUS_OSC22M_STB_Msk);

    /* Enable external 12MHz XTAL, internal 22.1184MHz */
    CLK_EnableXtalRC(CLK_PWRCON_XTL12M_EN_Msk | CLK_PWRCON_OSC22M_EN_Msk);
//这里为何这么操作,用了个逻辑或,如果用这个,前面那句是不是可以不用。。。
    /* Enable PLL and Set PLL frequency */
    CLK_SetCoreClock(PLLCON_SETTING);

    /* Waiting for clock ready */
    CLK_WaitClockReady(CLK_CLKSTATUS_PLL_STB_Msk | CLK_CLKSTATUS_XTL12M_STB_Msk | CLK_CLKSTATUS_OSC22M_STB_Msk);
还有等待PLL稳定,等待内部RC稳定,等待外部晶振稳定,那么前面那个等待内部RC稳定是不是可以也不用。。。

 楼主| zhuomuniao110 发表于 2019-12-20 00:07 | 显示全部楼层
所以我有点小疑问,期待大佬解释一下为何这么做。
 楼主| zhuomuniao110 发表于 2019-12-20 00:07 | 显示全部楼层
M058S_BSP\SampleCode\StdDriver\PWM_DeadZone
例子的出处是这里。
jasontu 发表于 2019-12-20 16:00 | 显示全部楼层
有重复配置
但不會重設,已經開啟的internal osc,再寫入1也不會影響
yiyigirl2014 发表于 2019-12-20 17:22 | 显示全部楼层
jasontu 发表于 2019-12-20 16:00
有重复配置
但不會重設,已經開啟的internal osc,再寫入1也不會影響

大侠,他说的这个,如果前面的那个删除了是不是只用后面那个也可以实现配置。
yiyigirl2014 发表于 2019-12-20 17:22 | 显示全部楼层
多谢分享,没注意到过这个情况呢。
jiekou001 发表于 2019-12-20 21:39 | 显示全部楼层
是不是这么考虑的,如果后面不那么写,只写本次新增的,会删掉原来的。
所以要看那个函数是不是完全赋值,还是增量赋值。
捉虫天师 发表于 2019-12-20 21:59 | 显示全部楼层
如果看后面的前面是重复配置,如果看前面的,后面真的没有重复配置。其实可以省略前面的,合理安排配置顺序。这个作者估计是想凸显前面那个使用HCLK的设置方式。
 楼主| zhuomuniao110 发表于 2019-12-20 22:32 | 显示全部楼层
捉虫天师 发表于 2019-12-20 21:59
如果看后面的前面是重复配置,如果看前面的,后面真的没有重复配置。其实可以省略前面的,合理安排配置顺序 ...

多谢回复。
 楼主| zhuomuniao110 发表于 2019-12-20 22:33 | 显示全部楼层
jasontu 发表于 2019-12-20 16:00
有重复配置
但不會重設,已經開啟的internal osc,再寫入1也不會影響

嗯,现在懂这个为何这么写了,多谢
dongnanxibei 发表于 2019-12-21 10:04 | 显示全部楼层
多谢分享,这么一讨论,研究的深入了。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

233

主题

3529

帖子

11

粉丝
快速回复 在线客服 返回列表 返回顶部