发新帖我要提问
返回列表
打印
[Quartus]

熟悉quartus的朋友请进请问为什么pin planner里会出现jtag信号

[复制链接]
3985|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
FAQ|  楼主 | 2019-12-30 15:24 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
JTAG, LAN, Quartus, pi, 信号
本帖最后由 FAQ 于 2019-12-30 15:25 编辑

我这个工程是买的开发板里的例子，但是在例子代码里看不到Verilog代码有jtag信号名称，但是pin planner里却有这几个信号名称，在pin planner里删了，关闭pin planner重新打开pin planner这几个信号名称还会出现。

我自己写的工程就不会出现jtag信号定义。


熟悉quartus的朋友有知道这个可能是什么情况吗。




使用特权

评论回复 赏

相关帖子
沙发
FAQ|  楼主 | 2020-1-22 12:47 | 只看该作者
结贴，原来是工程里有signal tap文件引起，所以会自动添加这几个信号脚，在不用signal tap的情况下，禁用signal tap就那几个信号脚自然就没有了。
这年头发个帖都没人回答，只能靠靠自己了，特发出来方便后来的人少走弯路。


使用特权

评论回复 赏
板凳
mbutterfly| | 2024-10-16 12:22 | 只看该作者
FAQ 发表于 2020-1-22 12:47
结贴，原来是工程里有signal tap文件引起，所以会自动添加这几个信号脚，在不用signal tap的情况下，禁用si ...

可能还是做FPGA的人少。

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

FAQ

227

主题

2029

帖子

9

粉丝