21ic电子技术开发论坛 › 综合技术交流 › 电子技术交流论坛 › fpga LVDS接口数据眼图异常
返回列表 发新帖我要提问

fpga LVDS接口数据眼图异常

[复制链接]
870|1
 楼主| shisizai 发表于 2020-1-10 13:19 | 显示全部楼层 |阅读模式
FPGA, LVDS接口, 信号, 信号完整性, 测试方法

在测试FPGA与phy间的信号完整性时，发现眼图质量有问题，图形如下

测试方法如下图，已经很靠近接收端了，而且fpga内部使能了100欧匹配

实在不知道这个问题是如何产生的，请各位大神指导！


本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？注册

×
回复

收藏 举报

相关帖子
3431409197 发表于 2020-1-10 15:03 | 显示全部楼层
看波形是有反射产生，应该是阻抗不匹配吧，看PCB上面不是有 串联电阻吗？可以调整阻值试试看
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

shisizai

25

主题

192

帖子

3

粉丝
快速回复 在线客服 返回列表 返回顶部