发新帖我要提问
返回列表
打印

fpga LVDS接口数据眼图异常

[复制链接]
740|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
shisizai|  楼主 | 2020-1-10 13:19 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
FPGA, LVDS接口, 信号, 信号完整性, 测试方法

在测试FPGA与phy间的信号完整性时，发现眼图质量有问题，图形如下

测试方法如下图，已经很靠近接收端了，而且fpga内部使能了100欧匹配

实在不知道这个问题是如何产生的，请各位大神指导！


微信图片_20200110113158.jpg (209 KB )

微信图片_20200110113158.jpg

微信图片_20200110113137.jpg (484.13 KB )

微信图片_20200110113137.jpg

使用特权

评论回复 赏

相关帖子
沙发
3431409197| | 2020-1-10 15:03 | 只看该作者
看波形是有反射产生，应该是阻抗不匹配吧，看PCB上面不是有 串联电阻吗？可以调整阻值试试看

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

shisizai

25

主题

192

帖子

3

粉丝