打印
[FPGA]

【Modelsim常见问题】Error loading design

[复制链接]
2195|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
zgmxs|  楼主 | 2020-2-13 20:08 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式


问题原因
提示信息中提示没有Verilog的仿真许可证,表明是没有获得软件使用许可。

即使用了非免费版本的Modelsim软件,却没有获得软件使用许可证
另外,如果没有提示仿真许可问题,可能是你的代码问题,最大的可能是你的testbench文件的文件名和文件中的模块名不一致,例如testbench文件名叫led_tb.v,而文件中命名模块时写的却是lde_tb。
解决方法
方法1:使用免费版本的modelsim软件,如modelsim altera stater edition。
方法2:购买软件许可证。
方法3: **modelsim软件,**方法见如下链接(altera收费版和se版本**思路相同,**工具通用):
【工具教程】ModelSim Altera软件非免费版本的**方法
http://www.corecourse.cn/forum.php?mod=viewthread&tid=27737
获得许可后最好重启Quartus II软件


使用特权

评论回复

相关帖子

发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

104

主题

104

帖子

3

粉丝