多路clock信号,大约1MHz,波形相同但是相位不同。<br /><br /> 由于需要有overlap,所以希望经过一个电路处理以后,每一路clock的下降沿能比上升沿多延时那么几十个ns,不知道如何能够实现呢?<br /><br /> 看了数字电路的书,只讲了状态改变什么的,似乎在这里不适用,所以来请教一下各位大侠该怎么处理好。<br /><br /> 谢谢了先!<br /> |
|