请教一个延时电路的实现

只看该作者 · 2008-11-3 23:10

        多路clock信号，大约1MHz，波形相同但是相位不同。

        由于需要有overlap，所以希望经过一个电路处理以后，每一路clock的下降沿能比上升沿多延时那么几十个ns，不知道如何能够实现呢？

        看了数字电路的书，只讲了状态改变什么的，似乎在这里不适用，所以来请教一下各位大侠该怎么处理好。

        谢谢了先！

1万 · 2008-11-3 23:14

只看该作者 · 2008-11-3 23:27

上面那样还是下面那样？是不是利用二极管的结电容么？这个R的取值应该如何估算呢？谢谢

            ----R-----
IN --------|         |---------OUT
            ---|<|----

IN-----------|-------------OUT
             ----
             |  |
             R  D
             |  |
             ----
              |
             GND

只看该作者 · 2008-11-3 23:34

然后，二极管的方向我反了，应该调一下。利用电流流过R时的压降，上升时候D导通，下降沿则必须过R，利用了D的结电容。其实就是三极管高速驱动时边沿的不对称扭曲原理，不知道我理解的对么？

如果是的我想问一下就是在1M的速度上，这么做会不会对波形造成较大影响，以及产生振铃，是否需要再用两级非门整形一下呢？

谢谢！