发新帖我要提问
返回列表
打印
[FPGA]

【工程源码】基于FPGA的二人抢答器

[复制链接]
461|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
zgmxs|  楼主 | 2020-2-18 18:50 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FPGA, 源码, 抢答器, verilo, 数码管显
功能：两位选手参加比赛，每人有10秒时间，十秒时间内无人抢答，则发出警告声响，持续三秒
          其中一个人按键抢答后，数码管显示对应人的号码，并同时发出3s的声音。
         一人抢答后，不允许另一个人抢答
实现平台：AC620开发板，quartus13.0，verilog



https://bbs.21ic.com/forum.php?mod=attachment&aid=MTM5MDQxNnxjNmViMzZmZjJjMDE2M2IyODdjNThjM2NiN2RjMmJlOHwxNzMyMjY2NzU2&request=yes&_f=.rar


使用特权

评论回复 赏

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

zgmxs

104

主题

104

帖子

3

粉丝