发新帖我要提问
返回列表
打印
[Actel FPGA]

接口时序问题

[复制链接]
1363|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
feiyan2005|  楼主 | 2011-11-30 21:22 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
接口时序, Libero, timer, TI
最近要写一个报告，要求给出最大，最小，典型工况下的接口时序，弱弱的问下，接口时序主要指哪些方便？是用工具分析出来的还是怎么弄的？需要什么工具？libero里面的timer能分析出来么？请高手指点

使用特权

评论回复 赏

相关帖子

沙发
rebewn| | 2011-12-2 12:59 | 只看该作者
帮你顶顶     我也想学习一下

使用特权

评论回复 赏
板凳
娃娃啊哇| | 2011-12-2 15:58 | 只看该作者
你是指什么接口时序？

使用特权

评论回复 赏
地板
xinchen| | 2011-12-2 16:53 | 只看该作者
楼主能说明白一点嘛

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

feiyan2005

2

主题

8

帖子

0

粉丝