有关启动电容的作用解释？

只看该作者 · 2011-12-1 11:25

一般的DC/DC芯片会有一个启动电容，如图Cboot,该电容的作用及产生该作用的原理，有哪位大侠帮忙解释下？

只看该作者 · 2011-12-1 12:32

Cboot电容作用，摘自LM2841数据手册

LM2841数据手册如下

LM2841.pdf (326.32 KB)

只看该作者 · 2011-12-1 14:32

自举电容
保证内部开关的迅速开关

只看该作者 · 2011-12-1 14:38

回2楼，PDF上的说明我也看了，作用如3楼所说是保证内部开关迅速动作和较低的导通电阻，但从便于理解的角度，都没有详细说明这个原理，所以希望有了解的可以帮忙说明下！

只看该作者 · 2011-12-1 15:12

芯片的SW脚内部是一个NMOS的源极，也就是这个NMOS起到开关管的作用。在开关管关闭的时候，SW脚是低电平，芯片内部会对这个自举电容充电，使得CB脚和SW脚有一个固定的压差。在开关管打开的过程中，SW脚的电压是升高的，这个起开关作用的NMOS工作在可变电阻区，Rds受Vgs的控制，Vgs越大，Rds越小，因为自举电容两端的电压不能突变，所以在SW脚电压升高的过程中CB脚始终会高于SW脚一个固定的电压，这个电压就用于提供Vgs。这个自举电容在Vin和Vout相差不是太大的时候尤其重要。

只看该作者 · 2011-12-1 15:29

非常感谢楼上的详细解释。

只看该作者 · 2011-12-1 15:56

按照5楼的解释在思考，现在有这样的疑问，CB管脚内部是连接到NMOS管的哪里的，我猜测是连到G极但应该不是直接连接的，还有就是当VIN与VOUT接近时，按照PDF要求该开启电容是要求取值大一点，这样可以保证VGS较大，从而使可变电阻区的等效电阻较小，但C取大后，是如何保证C两端电压会更高，按照RC充电的话，C越大，应该是充电时间越久，相同时间得到的电压会更低！

只看该作者 · 2011-12-1 19:47

本帖最后由 ederdan 于 2011-12-1 19:48 编辑

CB确实不直接连接到G极，参考系file:///C:/DOCUME%7E1/ADMINI%7E1/LOCALS%7E1/Temp/moz-screenshot.png统框图：

只看该作者 · 2011-12-1 20:02

请教8楼，按照系统框图来说，开关管是耗尽型P沟道MOS管，里面还有个场效应管驱动，不是很明白具体的工作原理了，按照5楼的说法，对照此图还是比较难理解的

只看该作者 · 2011-12-1 20:49

回楼上，开关管那种画法有点像PMOS，箭头冲外，但跟PMOS的画法不一样，这个应该是增强型NMOS。
开关管的栅极是由一个驱动器(FET DRIVER)驱动的，这个驱动器电源正极是CB脚，电源地是SW脚，在SW脚升高后，驱动器仍能够输出高于SW脚的高电平，使开关管保持一定的VGS。
选择大一些的电容并不是要提高电容上的电压。在驱动开关管打开的过程中，自举电容是个放电的过程，选容量大一点的电容是为了放电时电压不会下降太多。实际上不管是选大一些的电容还是小一些的电容，由于充电电流要大于放电电流，电容很快会被充满，只是随着开关管的打开和关闭会有所波动，电容越大，这种波动越小。

只看该作者 · 2011-12-1 22:14

可能画法不一样.
若真是耗尽型P沟道MOS管，则SW为高电位,说不通了。

只看该作者 · 2011-12-1 22:24

回10楼，把开关管当作增强型NMOS管处理，则该MOS管D极接输入，S极接SW，G极接驱动器输出，当VGS大于开启电压时，MOS管导通，反之则关闭，在这里CBOOT电容是如何影响到VGS的呢？个人猜测BUCKDRIVE信号是一定占空比的脉冲信号，该信号作为MOS驱动器的时能信号，在使能信号有效时，驱动器输出电平等于CB脚电压，这样好像可以理解你在10楼的解释，不知道我这样的猜测对不？

只看该作者 · 2011-12-1 22:28

回11楼，系统框图可能偏向于示意，根据你们的解释，我个人也觉得把该MOS管当作NMOS管更好！

只看该作者 · 2011-12-1 22:40

8楼图中的开关管几乎可以肯定是NMOS，刚才看了一下其他一些芯片的手册，这么画的都是NMOS，注意他那个向外的箭头是画在源极上，这个跟PMOS的那个向外的箭头是不一样的，倒是跟NPN的BJT类似。
回12楼：“个人猜测BUCKDRIVE信号是一定占空比的脉冲信号”，这么猜是对的，但是既然是猜，就说明你对开关电源的工作原理不是太清楚，建议找相关资料补习一下。