新人的入门级疑问

登录 · 发表于 2011-12-1 14:51

看了一个关于上拉电阻的问题：有时为了提高电路的驱动电压，需要使用上拉电阻外接相应的电源！我的疑问是，能不能不使用这个“上拉电阻”，需要多大的电压，我就在这里接一个多大的电源不就可以了吗？我这道这样的做法是不合理的！但我不知道为什么不合理！？为什么这里的上拉电阻是必须的呢？
有这样的答案：关键在于你要是直接接电源，那你这个点就常为高电平了，而实际电路中IO口输出总是有高有低的。若你强行拉低，要不是你的IO口被烧坏，要不就造成你所接的电源与地短路。
我的问题是：1.回答中提到的IO口指的就是芯片说明书中引脚说明中标记的I/O引脚么？如图
2.我对上拉电阻的概念似懂非懂，想请教各位前辈下图中第67脚的上拉电阻和第26脚的下拉电阻的作用。附：第67脚的功能应该是接高电平选择LED为模式1，第26脚的功能是Bandgap（说明书上标的这个引脚说明...我也不是非常懂....应该接地吧）想请教一下这里上拉和下拉的作用~
谢谢各位前辈！

发表于 2011-12-1 15:11

IO口指单片机端口，典型的指GPIO，比如楼主图里的。上拉电阻是手段，不是目的，上拉有什么用，是根据需要来的，问这个问题，就想问“炒什么菜需要放盐”一样。

发表于 2011-12-1 15:31

IO口指单片机端口，典型的指GPIO，比如楼主图里的。上拉电阻是手段，不是目的，上拉有什么用，是根据需要来的，问这个问题，就想问“炒什么菜需要放盐”一样。 ...
NE5532 发表于 2011-12-1 15:11

谢谢前辈指点~上拉或者下拉不能实现具体的功能，但是能保证功能的正常实现，可以认为是一种保护手段。。。我想问的是，比如这里的第67脚，应该接高电平，这里接了高电平又加了1个4.7K的电阻的用处是什么呢。这里有个总结：上拉电阻下拉电阻的总结-转载
上拉电阻：
1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。
2、OC门电路必须加上拉电阻，才能使用。
3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。
4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。
5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。
6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。
7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。
不知道这里的4.7K应该属于第几条？

发表于 2011-12-1 16:38

你只给大家看这一小点图，又不知道你端口接到哪里去，偶不是神仙，猜不到。还有一些特殊的设计也会用上拉的。

登录 · 发表于 2011-12-1 18:48

你只给大家看这一小点图，又不知道你端口接到哪里去，偶不是神仙，猜不到。还有一些特殊的设计也会用上拉的。
NE5532 发表于 2011-12-1 16:38

这两个脚一个接到VCC...一个接到地...就再也没有接到其他地方了。。。我把整张图传上来=。=在最后...

发表于 2011-12-2 09:59

学习了学习了

新人的入门级疑问

本帖子中包含更多资源

相关帖子

本帖子中包含更多资源

浏览过的版块

技术高手奖章

以坛为家

涓涓之细流

终身成就奖章

坚毅之洋流

十世金身

技术领袖奖章