发新帖我要提问
返回列表
打印
[FPGA]

【工程源码】【Modelsim常见问题】Analysis and Synthesis should be ...

[复制链接]
726|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
zgmxs|  楼主 | 2020-2-22 14:49 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
analysis, 源码, synthesis, modelsim, AC
本文和设计代码由FPGA爱好者小梅哥编写，未经作者许可，本文仅允许网络论坛复制转载，且转载时请标明原作者。

Analysis and Synthesis should be completed successfully beforestarting RTL NativeLink Simulation




问题原因
仿真前需要在Quartus II中执行一次分析和综合。
解决方法
仿真前需要在Quartus II中执行一次分析和综合。



使用特权

评论回复 赏

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

zgmxs

104

主题

104

帖子

3

粉丝