基于FPGA+MCU的大型LED显示屏系统设计
本系统考虑对于传输视频数据大小和驱动LED大屏幕刷新频率的要求，LED发送卡、接收卡均采用FPGA作为核心处理器，选择XC3S250E-FTG256，内有25万逻辑门，最高频率可以达到600MHz，完全可以满足系统速度的要求在系统中作为扫描控制单元，同时以MCU芯片为主控制单元。采用该方案可以有效简化显示屏的电路结构，从而提高了整个控制系统的灵活性和可靠性。
1 系统的组成和工作原理 该系统采用89C51单片机和SDRAM 组成控制中心，由FPGA的90nm工艺制造的XC3S250E-FTG256和RAM 组成扫描控制模块，以FLASH作为存储器模块，采用以太网传输数据，组成LED屏的控制系统。系统结构如图1所示。其工作原理为：主机通过TFTP协议将图片传输给系统以太网接口模块，以太网接口模块解析协议，接收图片数据，然后将数据传输给MCU，MCU 将接收到的数据写入存储模块NAND FLASH.在显示时，MCU读取FLASH 中的数据，通过SPI接口将数据传输给FPGA扫描控制模块，经扫描控制模块处理后传输到LED屏幕上显示。
图1 基于FPGA和MCU的LED显示屏控制系统框图
2 硬件系统设计 2.1存储器电路设计 本系统中需要用2片RAM 芯片作为缓存来存储视频数据，并以乒乓方式进行快速读写操作。目前主要有动态存储器（DRAM）和静态存储器（SRAM），SRAM 的读写时间短，静态功耗比较低，总线利用率高，它不需要刷新电路就能保存内部存储的数据，但是它的集成度较低，相同的容量占用体积大，价格较高，主要用于性能要求较高的领域。 DRAM 只能将数据保持很短的时间，它使用电容存储，必须经常刷新电路来保存数据，它的读写过程比较复杂，时间较长，动态功耗较大，总线利用率比较低。不过DRAM 的存储容量大，价格便宜，被大量用在服务器和电脑中。由于DRAM 读写过程比较复杂，本系统要求存储器有快速的读写响应，所以设计中选用SRAM 作为存储器。本系统所用的LED屏大小为512&TImes;64，每个像素数据（RGB）占用24bit，则一场画面的数据量为512&TImes;64&TImes;24=768kbits.本设计选用ISSI公司的IS61LV25616芯片来存储视频数据。SAA7111输出16bit视频信号，16位数据线正好方便存储数据。它的容量为256&TImes;1 024×16bit，足够存储一场视频数据，并有留有充足的容量供系统以后的升级。SRAM 的电路设计如图2所示。
图2 SRAM 电路
2.2 FPGA的硬件设计 FPGA的硬件设计如图3所示。FPGA 需要提供大量的I/O引脚和高速的显示控制信号，所选用的FPGA 的90nm 工艺制造的XC3S250E-FTG256可以满足设计的要求。
图3 FPGA的硬件结构
| 
楼主
标题置顶
标题高亮
