关于Spartan-3A SPI配置中PUDC_B的处理的问题

发表于 2011-12-5 08:16

3A的IO带内置上拉，可以在配置过程中通过将PUDC_B接地使得FPGA的IO口为高电平。
如果PUDC_B为高，FPGA的IO PIN在配置过程中是否为高阻，而CSO_B一定要串联4.7KΩ的电阻上拉至VCCO？

发表于 2011-12-6 09:51

为什么没人解答呢？呼唤大师兄。

发表于 2011-12-6 10:37

估计没看到吧

发表于 2011-12-6 10:37

耐心等下吧

发表于 2011-12-30 16:59

咳，再没有人就要结贴了。

发表于 2011-12-30 22:27

截一个图

发表于 2011-12-30 22:39

0: Pull-ups during configuration
1: No pull-ups

这是解释。你可以参照以下。

发表于 2011-12-30 22:45

在 HSWAP_EN 低时，与所有 I/O 相连的内部上拉电阻启用。要禁用这些电阻，将
HSWAP_EN 连接至高。

发表于 2011-12-30 22:46

Grayed out pull-up resistor on CSO_B is only necessary when HSWAP/PUDC_B is High (I/O Pull-Ups Not Enabled)

发表于 2011-12-30 22:47

还有问问题，不要给这么低的分数。

发表于 2011-12-31 18:41

楼主有点抠，哈哈，

发表于 2011-12-31 21:27

发表于 2011-12-31 23:05

楼主有点抠，哈哈，
coco11 发表于 2011-12-31 18:41

太扣了。

发表于 2011-12-31 23:22

发表于 2011-12-31 23:24

:lol

发表于 2011-12-31 23:52

怎么不回答了？

发表于 2012-1-2 21:22

分少情谊重呗。

发表于 2012-1-2 22:10

:L我不喜欢啊

发表于 2012-1-2 22:32

这是啥情况呢

发表于 2012-1-2 22:33

[CPLD] 关于Spartan-3A SPI配置中PUDC_B的处理的问题