发新帖我要提问
返回列表
打印
[CPLD]

菜鸟求助关于FPGA时延问题

[复制链接]
1552|13
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
占领将军|  楼主 | 2011-12-5 09:50 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FPGA, se, edge, ge, os
50M晶振
`timescale 1ns / 1ps
always @(posedge clk)        //定义clock上升沿触发
begin
count = count + 1'b1;
if(count == 26'd24000000)    //0.5S到了吗？
begin
  count = 25'd0;      //计数器清零
  sec = ~sec;       //置位秒标志
end
end

使用特权

评论回复 赏

相关下载

相关帖子
沙发
AutoESL| | 2011-12-5 10:10 | 只看该作者
问题是什么呢?

使用特权

评论回复 赏
板凳
opple| | 2011-12-5 10:33 | 只看该作者
我也没看明白

使用特权

评论回复 赏
地板
opple| | 2011-12-5 10:33 | 只看该作者
楼主在说的细点吧

使用特权

评论回复 赏
5楼
atua| | 2011-12-5 15:52 | 只看该作者
50M晶振计数得到0.5秒的延时？

使用特权

评论回复 赏
6楼
GoldSunMonkey| | 2011-12-5 22:20 | 只看该作者
50M晶振
`timescale 1ns / 1ps
always @(posedge clk)        //定义clock上升沿触发
begin
count = count + 1'b1;
if(count == 26'd24000000)    //0.5S到了吗？
begin
  count = 25'd0;      //计数器清零
  se ...
占领将军 发表于 2011-12-5 09:50

问题呢？

使用特权

评论回复 赏
7楼
GoldSunMonkey| | 2011-12-5 22:20 | 只看该作者
3# opple 是呀是呀～

使用特权

评论回复 赏
8楼
GoldSunMonkey| | 2011-12-5 22:20 | 只看该作者
4# opple 嘿嘿～～

使用特权

评论回复 赏
9楼
午后苦丁茶| | 2011-12-31 21:27 | 只看该作者
:L

使用特权

评论回复 赏
10楼
ladygaga| | 2011-12-31 21:41 | 只看该作者
没看明白。汗 1# 占领将军

使用特权

评论回复 赏
11楼
GoldSunMonkey| | 2011-12-31 23:04 | 只看该作者
是呀是呀

使用特权

评论回复 赏
12楼
GoldSunMonkey| | 2011-12-31 23:55 | 只看该作者
:L
午后苦丁茶 发表于 2011-12-31 21:27

怎么了？

使用特权

评论回复 赏
13楼
ooljo| | 2012-1-1 12:47 | 只看该作者
看来还是没结果啊

使用特权

评论回复 赏
14楼
ooljo| | 2012-1-1 12:47 | 只看该作者
楼主去哪了呢

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

占领将军

1

主题

45

帖子

1

粉丝