关于modelsim的问题.

只看该作者 · 2009-2-7 23:26

我是modelsim的初学者.想用它做些涉及存储器的功能验证.
看了一些网上的教材,如果我的ram1,ram1tb这两个文件都compile successfully就应该simulate这个ram1tb文件吧.正常workspace下面的memory pane被选中时,workspace里显示所有ram.右边memory窗口显示出ram里的地址和数据.
但是我这里为何什么都不显示? 恳求高手指点.

只看该作者 · 2009-2-8 11:55

1.testbench在写代码时应该没有端口吧,但是当把编译成功的testbench模块仿真时，object窗口里根本没有ports,wave窗口里也就没有波形。
是不是编写testbench module时加上个空括号？
2.仿真时workspace下面有一排：project,library,sim,Files,Memories按钮。
我的代码里明明用reg [] ram1[] 定义了ram,为什么memories里是空的？请把您能猜到的所有可能性都说出来吧（我是初学者）。鄙视我几句都可以，千万别不理我啊！！！！谢谢了！！！

关于modelsim的问题.

相关下载

相关帖子

重新换个问法