DSP芯片，也称数字信号处理器，是一种特别适合于进行数字信号处理的微处理器。我们在进行产品的开发过程中，往往需要对信号进行实时处理，就是指系统必须在有限的时间内对外部输入的信号完成指定的处理功能，也就是说信号处理速度应大于信号更新的速度，而DSP芯片的处理器结构、指令系统和数据流程方式，使其很容易满足实时信号处理的要求。DSP的应用几乎已遍及电子与信息的每一个领域，本文没有必要对其应用一一罗列，也不打算再花不必要的篇幅来介绍DSP的结构和原理，因为这方面的书籍和资料也较多。
C55x与C54x比较
C54x系列是针对低功耗、高性能的高速实时信号处理而专门设计的定点DSP，广泛应用于无线通信系统中，它的CPU具有下列特征：
⑴ 采用改进的哈佛结构，一条程序总线(PB)、三条数据总线(CB、DB、EB)和四条地址总线(PAB、CAB、DAB、EAB)；
⑵ 40bit的算术逻辑单元(ALU)以及一个40bit的移位器和两个40bit的累加器(A、B)，支持32bit或双16bit的运算。
⑶ 17bit×17bit的硬件乘法器和一个40bit专用加法器的组合(MAC)可以在一个周期内完成乘加运算；
⑷ 比较、选择和存储等单元能够加速维特比译码的执行。
⑸ 专用的指数编码器(EXP encoder)能够在一个周期内完成累加器中40bit数值的指数运算。
⑹单独的数据地址产生单元(DAGEN)和程序地址(PAGEN)产生单元，能够同时进行三个读操作和一个些操作。
C55x通过增加功能单元，与C54x相比，其综合性能提高了5倍，而功耗仅为C54x的1/6。C55x采用变长指令以提高代码效率，增强并行机制以提高循环效率，不仅仅增加了硬件资源，也优化了资源的管理，所以性能得到了大大的提高，其处理能力可达400～800MIPS。C55x在CPU的功能单元方面作了如下扩展：
⑴ 总线增加了两条，一条读操作线(BB)，一条写操作线(FB)；
⑵ 乘加单元(MAC)增加了一个；
⑶ 增加了一个16bit的ALU；
⑷ 将累加器增至4个，即AC0、AC1、AC2和AC3；
⑸ 临时寄存器增至4个，即T0、T2、T2和T3；
由于结构上的变化，我们在系统设计中必须注意C55x和C54x寄存器的变化关系，尤其是当我们在C55x设计中采用与C54x的兼容模式，而不是增强模式，这更为重要。下表为C54x和C55x的寄存器对应关系。
C55x虽然也能兼容C54x，在C55x DSP上也能运行C54x的指令，但C55x与C54x又是不同的，C55x在指令上作了较大的简化。比如，相对C54x的装载(LD)与存储(ST)，C55x用更加灵活易用的MOVE操作指令来实现装载和存储，将MOVE操作的范围扩大到数据交换、堆栈操作等。另外，在兼容模式中，我们要注意XC、SACCD和ARx+0等情况的使用。 |
楼主
标题置顶
标题高亮
