网上找到的关于可控硅dV/dt和di/dt抑制的**

发表于 2008-11-20 08:23

我有一个电路,想在可控硅的A、K端并一个高压瓷片电容（102/1000V），但有的同事说要在电容上串一个电阻，有的同事说不用串，国外的很多产品是没有串的，直接并一个102/1000V。各位请问要不要串，如果要串的话需串多大的电阻，有没有这方面的资料。

发表于 2008-11-20 11:01

RC吸收回路的引入是为了避免感性负载在可控硅关断时产生的瞬态高压使可控硅无法关断甚至被击穿的现象，该瞬态电压越强，需要的吸收电容就越大，但过高的冲击电流易造成电容损坏，同时该电容和感性负载还构成LC振荡回路，而瞬态反压的谐波成份非常丰富，往往成为激励源，这时反而会增强其影响，所以要串入一个电阻，目的是同时解决前二问题，弱感性负载或阻性负载当然就不必了。     知道原因才能知道应对措施。

发表于 2008-11-20 12:43

to chunyang!Thank you very much!

发表于 2008-11-20 13:38

即使是感性负载，因可控硅是过零关断的器件，电流为零时，电感的储能也为0， 不会产生象三极管硬性关断时产生的瞬态高压。

发表于 2008-11-20 14:09

发表于 2008-11-20 15:07

就是这个相位差在作祟。

发表于 2008-11-20 15:44

对于电感负载，是有相位差，电感的电流为0时，电压不为0，但这个电压是加在电感上面的，不是作用在可控硅上的，对于作为开关器件可控硅，电流为0时，可控硅上的电压是它的导通电压（1V多），此时可控硅关断，电感因电流为零，没有储能，不会产生自感电压，电感上的电压将自动消失。就象谐振变换器开关电源中的零电流开关一样，不会产生高压。     对于RC电路的作用，看到的资料上都说是尖峰吸收，我多年前一直有这个疑问，但都没有去深究。直到去年碰到一位很牛的教授级的老电工，他说这个RC电路是为了减小dV/dt，防止可控硅误触发的，当时我也不敢发问，怕被笑话...     后来，仔细查了可控硅的规格书，上面都有一个dV/dt的指标，但不敢肯定这个dV/dt超标会导致可控硅失控，故一直有这个疑问。     5楼的 yewuyi 好记性，上次是质疑过一次，但就一次，不是多次，呵呵...

发表于 2008-11-20 15:49

dV/dt对可控硅的作用就是让它报销啊，这个指标是硬性要求啊。

发表于 2008-11-20 18:56

发表于 2008-11-20 18:59

楼上没有吗？找找看...

发表于 2008-11-20 19:01

还是10多年前用过。

发表于 2008-11-20 19:28

可控硅导通时，其两端的电压是常量，而可控硅是电流型器件，只有当电流小于最小导通维持电流时关断，但在关断的一瞬间，因电压相位的超前，此时可控硅两端的电压已经不为零而且还和导通电压的方向相反即反压，也就是说会有一个从导通电压到当前瞬态电源电压的反向跃变，感性越强，电压超前相位就越接近90度，而90度是电压峰值。这个瞬态升压过程是很快的，含有丰富的谐波成份，而可控硅也是PN结结构，具有PN结结电容，丰富的高频成份会引起结电容的充电电流，这个电流一旦越限就会反过来触发可控硅导通，这时可控硅就无法关断了。

发表于 2008-11-20 19:33

可控是多子器件，门极载流子的消失是有惰性的

发表于 2008-11-20 19:37

只是这个原因通常是影响最大的一个。

发表于 2008-11-24 00:06

今年我们就为这个dv/dt吃了大亏，电网电源突然接上时，产品出现误动作。在可控硅两端有阻容的都没有事，没有加阻容的产品都出现了容易误动作。几十万只产品全部换可控硅，损失几十万啊。 我们的产品是断路器，跳闸后线路板上没有电源了，但在跳闸时线路上有一个小脱扣线圈，电感量上次测了不记得了，很小的。但如果断路器后接的是大的电感性负载，在没有外部电源，只有负载上的能量，不知要不要加电阻。我在可控硅两端加的是102/1000V的高压瓷片电容。可控硅是BT169D。

发表于 2008-11-24 09:29

可控硅关断时，电流为0，电压正处在峰值，“但这个电压是加在电感上面的，不是作用在可控硅上的”。这话不错。电感电压处在峰值，表明此时电源电压正处在峰值。电感电流一旦关断，这个电源电压必定转移到可控硅上。也就是说，此时电感电压突降为0，而可控硅两端电压突升至电源峰值。所以，此时对可控硅造成威胁的不是电感的自感电压，而是电源的峰值电压。

发表于 2008-11-24 09:46

电感上的电压等于电源电压，可控硅关断时，可控硅上的电压也就等于电源的电压，不会有额外的因自感而产生尖峰电压。

发表于 2008-11-24 17:35

发表于 2008-11-24 19:40

发表于 2008-11-24 21:08

可控硅会因dv/dt太小而在尖峰脉冲下出现硬击穿而导通，但不会因这个击穿面损坏可控硅。这是一个设计可控硅的工程师亲口告诉我的。

网上找到的关于可控硅dV/dt和di/dt抑制的**

评论

相关帖子

主要由负载特性极其功率决定

非常感谢!

对可控硅RC吸收回路的质疑

呵呵，LS的质疑已经发过好几次了哦。。。

awey别忘了感性负载导致的电压、电流相位差

说说关于这个质疑的由来：

呵呵，俺的理解一直就是为了dV/dt啊。。。

网上找到的关于可控硅dV/dt和di/dt抑制的**

晶闸管成功应用的十条黄金法则

晶闸管用得非常少，没有在意，呵呵...

理解这个问题的关键是感性负载的电流相位落后于电压相位

有一点不可忽视

是的，可控硅关断不良的原因不仅仅是电压的跃变

我们为dv/dt吃了一次大亏

awey只注意了自感电压，没注意电源电压。

回tuwen：我的就是这个意思

高手都显型了，听课……

很好的帖子！

to awey

浏览过的版块

精华达人奖章

甘甜之泉水

偶尔光临

永恒之光奖章

坚毅之洋流

十世金身

技术领袖奖章

终身成就奖章

技术导师奖章