我用lattice公司的ispLSI1048C-70LQ开发程序，源代码如下：
MODULE DECODE
RW,STRB10,STRB11,STRB12,STRB13,IOSTRB PIN;
RRD,RWE,CRCS0,CRCS1,CRCS2,CRCS3,FCS1,FCS2,FCS3,FCS4,UCS,INTEG,UCSD PIN;
MA23,MA22,MA21,MA20,MA19,MA18,MA17,MA16 PIN;
equations
RRD=!RW;
RWE=RW;
FCS1=STRB10#!MA23#MA22#MA21#!MA20;
FCS2=STRB11#!MA23#MA22#MA21#!MA20;
FCS3=STRB12#!MA23#MA22#MA21#!MA20;
FCS4=STRB13#!MA23#MA22#MA21#!MA20;
CRCS0=STRB10#!MA23#MA22#!MA21#MA20#MA19;
CRCS1=1;
CRCS2=1;
CRCS3=1;
UCS=IOSTRB#MA19#MA18#!MA17#MA16;
UCSD=IOSTRB#MA19#MA18#MA17#!MA16;
INTEG=STRB11#!MA23#!MA22#MA21#MA20;
END
管脚定义若下：
FCS1 102
FCS2 103
FCS3 104
FCS4 105
STRB10 106
STRB11 107
STRB12 108
STRB13 109
采用示波器测试STRB10-STRB13信号正常，MA20-MA23也有输入，但是现在
FCS1-FCS4以及CRCS0的输出总是高电平
如果改成
FCS1=STRB10
FCS2=STRB11
FCS3=STRB12
FCS4=STRB13
后，FCS1-FCS4的输出总是高电平，
但是如果改成
FCS1=RW
FCS1的输出正确，说明102管脚没问题。
但是怎么以上两种情况输出不正确呢，谢谢！ |
楼主
标题置顶
标题高亮
