本帖最后由 韩小野 于 2020-3-27 08:39 编辑
【银杏科技ARM+FPGA双核心应用】CYCLONE4系列7——锁相环IP核的调用
一、iCore4t双核心板靓照
详细了解请移步此处:
bbs.21ic.com/icview-2895340-1-1.html
二、实验简介
本实验基于ARM+FPGA超mini款iCore4T双核心板的FPGA两套独立功能单元。锁相环IP核是工程中使用较为频繁的一个模块,一般用于生成设计中需要的时钟信号。
本实验详细介绍PLL IP核的调用过程以及相关配置参数的含义。图文讲解,简洁易懂。
三、资料包下载(实验源码+详细文档说明)
1、源代码
2、实验指导书
iCore4T实验指导书七.pdf
(953.91 KB)
|