本帖最后由 kangqiao004 于 2020-5-14 11:20 编辑
大神们，
问题描述：
1 、原理图参照黑金的板子设计。FPGA+68013采集ADC数据，音频数据（192Khz采样率，1Khz波形，32bit，双声道），数据量不大。
2、PCM接口采集1Khz的波形，送到FIFO，再到68013，最终送到PC处理绘制出1Khz波形。 持续采集时，会出现多数据的现象。（如附件图示。） 3、68013晶振用的24Mhz 10ppm，12pF电容，示波器上看波形还算正常。IFCLK输出48Mhz频率到FPGA。（FPGA侧接SRCC n脚，设置约束后可以使用）。
4、FPGA板载50Mhz晶振，经过两级PLL，50Mhz--->48Mhz--->24.576Mhz(音频所需)。
5、PCM 接口MCLK=24.576Mhz，BICK=12.288Mhz，LRCK=192Khz，FIFO写侧时钟用BICK，读侧时钟用IFCLK。
求解，有哪些点可以排查此问题？ （PS：异常点通常在采集十几万个数据或者几十万个数据才会出现）
|
楼主
标题置顶
标题高亮
看着眼熟
CY7C68013…… 这芯片出来 N久了，也没个国产的能完美替换吗？
……
