打印
[verilog]

求助!第一次写测试文件,请教大神哪里出问题了?

[复制链接]
632|6
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
沙发
胖娃娃|  楼主 | 2020-4-7 21:56 | 只看该作者

使用特权

评论回复
板凳
玄德| | 2020-4-9 11:41 | 只看该作者

确实看不出来什么毛病。
但第一步,复位,data_out <= 0,都没有实现。
这样吧,你把复位信号的负脉冲展宽,比如 20、50,
先解决 data_out 的复位问题。


使用特权

评论回复
地板
玄德| | 2020-4-9 11:44 | 只看该作者
有可能取波形的时候,data_out 的位置不对。
看看还有没有同名的变量,也拖到波形里。

使用特权

评论回复
5
胖娃娃|  楼主 | 2020-4-9 15:43 | 只看该作者
玄德 发表于 2020-4-9 11:44
有可能取波形的时候,data_out 的位置不对。
看看还有没有同名的变量,也拖到波形里。

还真是,我把U1的date_out加到波形就有,测试代码的date_out就没有,这是为啥呢

7Q6ZQ5M4SKI}SWR97O5$O{T.png (68.78 KB )

7Q6ZQ5M4SKI}SWR97O5$O{T.png

使用特权

评论回复
6
玄德| | 2020-4-9 16:22 | 只看该作者
胖娃娃 发表于 2020-4-9 15:43
还真是,我把U1的date_out加到波形就有,测试代码的date_out就没有,这是为啥呢
...


两个同名变量,一个在U1里,一个在testbench里。

使用特权

评论回复
评论
胖娃娃 2020-4-9 17:16 回复TA
OKok明白了谢谢大哥 
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

3

主题

9

帖子

0

粉丝