通常，我们在用allegro软件进行PCB设计后，都需要对一组传输的总线进行时序等长。而在做时序等长的时候，又分为绝对传输延迟与相对传输延迟。
其中，绝对传输延迟，就是信号传输在PCB设计中都有一个走线的长度，我们通过设置这个信号线传输的最大值与最小值来实现等长的方法，就称之为绝对传输延迟。一般情况下，如果信号是从一个点传输到另一个点，中间没有任何的串阻和串容，那么，这个绝对传输延迟的方法还是非常有效且直观的。
具体在PCB中设置绝对传输延迟的方法如下所示：
第一步，打开规则管理器，执行菜单命令Setup-Constraints，在下拉菜单中选择Constraint Manager，如下图所示，进入到规则管理器中。
（规则管理器示意图）
第二步，进入规则管理器后，在CM左侧的目录栏中选择Net，在Routing中选择Total Etch Length，如下图所示，设置信号的线的总长度。
（设置绝对长度示意图）
第三步，进入到右边栏，对需要做等长的信号线，创建好Bus后，在Total Etch Length中输入最小值与最大值即可，如下图所示，每一组的信号线都会跟这个对比产生相对应的误差，按这个误差做等长即可。
（设置绝对长度最大值最小值示意图）
第四步，回到PCB界面，如果需要做等长的信号线没有满足最小值或者最大值的要求，通常都会报相对应的DRC错误，用于提醒工程师做等长设计。
上述就是在Allegro软件中如何设置绝对传输延迟的方法解析了，你学会了吗？
**来源：凡亿PCB
免责声明：本文系网络转载，版权归原作者所有。如有问题，请联系删帖，谢谢！
↑↑ 扫码关注更多精彩内容
|
楼主
标题置顶
标题高亮
