影响1：线电阻的电压降——地电平（0电平）直流引起的低电平提高
如下图所示，虚线为提高的情况。
提高幅度与IC的功耗大小、IC密度、馈电方式、地线电阻（R）、馈电的地线总电流有关。
ΔV地=ΔI×ΔR
影响2：信号线电阻的电压降
一是，IC输出管脚经过印制导线或电缆到另一个IC的输入脚，输出低电平电流在印制导线或电缆电阻上引起一个低电平的抬高，其值为ΔVOL=IOL×R，如下图的上面一条虚线：
显而易见，低电平的抬高与印制导线电阻值及输出低电平电流有关，如下图所示：
（B点的低电平比A点的低电平要高）
需要注意的是，当IC输出脚为低电平时，如果此器件不是驱动器，而是一般器件，则由于输出低电平电流太大，远大于器件手册给出的值，输出三极管将退出饱和区，进入工作区，使输出低电平抬高很多，如下图的上面一条虚线：
二是，IC输出管脚经过印制导线或电缆到另一个IC的输入脚，输出高电平电流在印制导线或电缆电阻上引起一个高电平的降低，其值为ΔVOH=IOH×R，如下图的下面一条虚线：
决定IOH的因素包括：端接方式、端接电平、端接电阻大小。
决定R的因素包括：线宽、线厚、线长。
显而易见，高电平的降低与印制导线或电缆电阻值及输出高电平电流有关，如下图所示：
（B点的高电平比A点的高电平要低）
需要注意的是，当IC输出脚为高电平时，如果此器件不是驱动器，而是一般器件，则由于输出高电平电流太大，远大于器件手册给出的值时，输出管也会退出饱和区，进入工作区，使输出高电平降低很多，如下图的下面一条虚线：
影响3：电源线电阻的电压降
以IC的电源电压（如+3.3V）为例，如果系统中存在差值，当小于+3.3V时，输出高电平将产生一个下降值，如下图的上面一条虚线：
由于系统电源有集中电源和分散电源模块之分，此差值不同，由于IC功耗的大小、IC密度、馈电方式、电源线的馈电电阻值，以及电源电流值，引起一个ΔVCC（ΔVCC=ΔI×ΔR）。
以上原因，使得TTL信号波形变得离理想波形很远。低电平大为提高了，高电平也大为降低了。对于这些值，若不严加控制，对系统工作的稳定与可靠是十分不利的。
此外，结温差，即不同功耗的器件的P-N结的温度不同，还会影响高低电平及门槛电平的变化，同时也会影响系统工作。
除了上面所说的直流成分之外，更为重要的是，系统是以极高频率在工作。也就是说，系统内的器件、导线有各种频率的，各种转换速率的信号在动作、传递。首先是相互之间的信号电磁藕合（串扰）和信号在不同特性阻抗传输路径上的反射，以及电源、地电平由于IC高频转换引起电流尖峰电平，使得TTL信号波形变得更坏。
影响4：转换噪声
由于系统工作时，器件以高频转换，造成了供电系统上有高频率变化的电流尖峰，而供电的电源线路和地线路都可看成是很小的电阻、电感、电容元件。电流尖峰值太大，在它们上面会产生较大的交流尖峰电压，其电源上的尖峰电压基本上会串扰到高电平上，而地电平上的尖峰电压会串扰到低电平上，如下图所示：
其实，IC内部同样存在这种尖峰电压。
影响5：串扰噪声
由于系统组装越来越密，印制导线之间的距离越来越近，邻近导线上有高速转换的电平信号。如正跳变信号跳变的时间tr和负跳变的时间tf都很小，使得导线上已有信号上叠加一个较大的电磁藕合信号（串扰信号），如下图的尖峰信号：
这些信号还包括插头座上的信号针之间的串扰信号，以及电缆中信号之间的串扰。
决定因素主要包括：tr与tf值、线宽、线间距、（基材）介质的厚度、介质的介电常数、平行线长、重叠线长、插头座信号针地针比、电缆信号线地线比。
影响6：反射噪声
如果IC之间的互连线比较长 (复杂系统往往是这样) ，线的特性阻抗又不均匀，或者终端没有匹配，就会引起反射。如果始端也不匹配， 则会来回反射而造成振铃，如下图所示：
决定因素主要包括：特性阻抗、匹配方式、失配大小、终端反射系数、始端反射系数、线长。
影响7：边沿畸变
如果信号频率升高到一定程度，也就是器件工作频率达到一定的高度极限，而且印制导线又较长或者负载电容较大时，tr≥tw上升时间等于或大于脉冲宽度，信号畸变到没有高低电平平顶或者远离平顶，如下图的实线：
同样，举例“仿真或示波器实测”均可验证。
决定因素主要包括：线宽、线长、基材介质厚度、介质介电常数、负载数、工作频率（脉宽）、tr数字信号的变化。
通过讨论上面7条影响，可见其畸变不容忽视。如果任其自流，不严加限制，造出来的系统不可能稳定、可靠的工作。
免责声明：本文系网络转载，版权归原作者所有。如有问题，请联系删帖，谢谢！
↑↑ 扫码关注更多精彩内容 |
楼主
标题置顶
标题高亮
