不知位和数据口的电平会被拉低

登录 · 发表于 2020-4-15 17:35

本帖最后由 qw741789 于 2020-4-15 17:41 编辑

各位
有一个问题我找了一下午了
所以迫不得已才发出来让大家帮我指点一下的
相关图片我稍后上传！
想讲问题让大家帮忙分析！
这是一款IC的接线图
按照这个串联的图看
vcc与gnd之间有个0.1uf的电容
现在就有这么个问题
我使用单片机向DIN进行发送数据
结果在不上电的情况下电平居然被拉低了
最后找出来的原因居然是gnd接在了这颗电容上
下面图一是原理图，图二是单片机不接任何设备图，图四是GND不接电容的图，图三是GND接电容上示波器的图

登录 · 发表于 2020-4-15 18:07

我感觉白瞎了这么好的示波器

后面的芯片不接电源，把单片机信号拉低不是很正常么？
电容是接在VDD上，不是接在GND上。

发表于 2020-4-15 18:27

这有什么好奇怪的，CMOS电路的输入端一般都会对电源和地设置钳位二极管，CMOS电路不给电仅从输入端给高平的话，只要CMOS电路的功耗不是太大，在钳位二极管的承受范围内，这么干甚至可以让正常电路工作。这可不是“见了鬼”，完全是很正常的现象。
就楼主的电路而言，因为是脉冲信号，高电平期间会通过钳位二极管先给去耦电容充电，所以幅值被拉低。而低电平期间电容中的储电被消耗，所以电压一直上不去。如果持续给高电平的话，电压就会越来越高，最高到电源轨减去钳位二极管的压降。

不知位和数据口的电平会被拉低

本帖子中包含更多资源

相关帖子

本帖子中包含更多资源

浏览过的版块

突出贡献奖章

十世金身

沉静之湖泊

技术导师奖章

永恒之光奖章

坚毅之洋流

技术领袖奖章