ML51实现分频与掉电存储请教，请技术支持！！

只看该作者 · 2020-4-16 08:27

1、有新唐技术支持一下，用ML51内部晶振，需要得到11.0592MHz，怎么修正？手册中只是提到分频时钟除频
下面是系统频率FSYS 计算公式
当 CKDIV = 00H时, SYS OSC F = F
当 CKDIV = 01H ~FFH时. 2× CKDIV

CKDIV = 0x01时应该是12MHz，但是运行发现，并没分频，

2、掉电存储开始地址怎么确定，必须是0X3900吗
#define ADDR_BASE 0x3900
#define FLASH_L_LOW                      ADDR_BASE+1
#define FLASH_L_HIGH             ADDR_BASE+2
#define FLASH_H_LOW                      ADDR_BASE+3
#define FLASH_H_HIGH             ADDR_BASE+4

只看该作者 · 2020-4-16 22:18

那是不可能的。

只看该作者 · 2020-4-16 23:11

ML51默认内部晶振是多少？

1万 · 2020-4-16 23:17

欠压中断。

只看该作者 · 2020-4-17 13:58

xuanhuanzi 发表于 2020-4-16 23:11
ML51默认内部晶振是多少？

24MHz