大型设计中FPGA 的多时钟设计策略详解

登录 · 发表于 2011-12-12 06:59

利用FPGA 实现大型设计时，可能需要FPGA 具有以多个时钟运行的多重数据通路，这种多时钟FPGA 设计必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟，以及如何进行布线，本文将对这些设计策略深入阐述。

发表于 2011-12-12 13:15

自己给自己顶下

发表于 2011-12-12 13:15

应该多大家有帮助

发表于 2011-12-12 13:17

下载了

发表于 2011-12-12 13:18

多谢楼主分享

发表于 2011-12-12 13:18

回去好好研究下

发表于 2011-12-12 14:07

回去学习一下。哈哈

发表于 2011-12-12 14:13

还不错啊～

发表于 2011-12-31 09:06

study

发表于 2011-12-31 18:52

谢谢，正好下来看看。

发表于 2012-1-3 14:54

看来还是不错的嘛

发表于 2012-1-3 14:54

我也下载看看

发表于 2012-1-3 17:31

多谢楼主，相信会很有帮助。

发表于 2012-1-3 22:04

大家学习完了，可以讨论一下。

发表于 2012-1-4 07:57

呵呵讨论讨论啦啊

发表于 2012-1-4 07:57

期待期待

发表于 2012-1-4 16:13

期待期待
ooljo 发表于 2012-1-4 07:57

你贴的，你不好好讲讲

发表于 2012-1-4 16:14

呵呵讨论讨论啦啊
ooljo 发表于 2012-1-4 07:57

讨论是必须的。

发表于 2012-1-12 12:34

下载学习下

发表于 2012-6-1 12:57

看看