发新帖我要提问
返回列表
打印

FPGA基于Verilog语言的有符号乘法运算及时钟工作频率的优化

[复制链接]
634|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
dameihuaxia|  楼主 | 2020-4-22 14:30 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FPGA, 时钟, Verilog语言, AC
FPGA基于Verilog语言的有符号乘法运算及时钟工作频率的优化.zip (1.05 MB)


使用特权

评论回复 赏

相关帖子
沙发
雷北城| | 2020-4-22 15:34 | 只看该作者
感谢分享，学习了！

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

dameihuaxia

298

主题

298

帖子

1

粉丝