发新帖我要提问
返回列表
打印
[FPGA]

IO脚输入电压不足，会是哪些原因？

[复制链接]
350|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
18030487277|  楼主 | 2020-4-26 20:40 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
电压, IO, 总线, ST, 电平
altera的IO脚，相应的VCCIO电压是连接的3.3V，接在数据总线上，总线上接了下拉电阻4.7K，Direction设置成了Bidir，I/O Standard设置成了3.3-V LVTTL，Current Strength设置成8mA。

示波器观察，当FPGA输出数据到总线上时，低电平是0V，但是高电平只有约1.4V。

是哪里没设置对吗？还是芯片坏了？望指教，谢谢

使用特权

评论回复 赏

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

18030487277

2

主题

2

帖子

0

粉丝