打印
[FPGA]

同源时钟、同相位时钟、同时钟域时钟。。。。你分的清么

[复制链接]
1279|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
一个拥抱|  楼主 | 2020-5-4 11:51 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
1、什么是同相位时钟

同相位时钟可以频率不同,但是时钟跳变沿是对齐的。如图所示,clk0为慢时钟,clk1为快时钟,clk0的时钟沿始终与clk1的时钟沿对齐,两个时钟相位相同。

最典型的例子:分频倍频前后的时钟


2、同源时钟

同源时钟,通常由一个PLL或者DLL产生,相位不需要相同,只要求相位固定。


3、同时钟域时钟

同时钟域的时钟既是同源时钟,还要求相位相同并且频率相同,通常是同一个PLL产生的频率相同相位相同的时钟,PLL能够保证两个时钟在不同的情况下(如温度不同)的偏差在精度范围内。从波形上看,同时钟域两个时钟频率一样,跳变沿完全对称。但是从波形上看两个时钟频率一样,跳变沿完全对称的不一定是同时钟域时钟,如两个PLL输出的看似相同的时钟不是同一个时钟域的,例如在不同的温度下,就不能保证两个时钟的偏差。


4、异步时钟

无法判定两个时钟间相位时,则可以称这两个时钟为异步时钟(asynchronous clocks)。


5.同步时钟

同步时钟需要两个时钟之间有固定的相位关系即可,不一定要同源(和同源时钟的区别)。但是在实际中不同源的时钟很难保证相位固定(比如收到温度的影响),所以在工程实践中,最好用同源来产生同步时钟。


参考资料:

https://blog.csdn.net/weixin_42602247/article/details/105250854



使用特权

评论回复

相关帖子

沙发
zhangmangui| | 2020-5-4 17:40 | 只看该作者
在采集里面用的比较多

使用特权

评论回复
板凳
一个拥抱|  楼主 | 2020-5-5 09:19 | 只看该作者
zhangmangui 发表于 2020-5-4 17:40
在采集里面用的比较多

我在搞FPGA方向的,FPGA里面会涉及到的。采集的话,不是太了解。FPGA也可以做采集的工作。

使用特权

评论回复
地板
zhangmangui| | 2020-5-6 22:08 | 只看该作者
一个拥抱 发表于 2020-5-5 09:19
我在搞FPGA方向的,FPGA里面会涉及到的。采集的话,不是太了解。FPGA也可以做采集的工作。 ...

恩 后面并行高速接口中经常遇到

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

105

主题

352

帖子

5

粉丝