打印
[FPGA]

vivado关联modelsim中出现的问题

[复制链接]
671|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
一个拥抱|  楼主 | 2020-5-11 17:33 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
本帖最后由 一个拥抱 于 2020-7-7 14:50 编辑

一定要注意:不同版本的vivado支持的modelsim的版本是不同的!!!

出现的问题就是关联之后,运行modelsim的时候报错。具体表现:用modelsim仿真vivado2018.3的DDR3的时候报错;
报错内容:
** Error: E:\Xilinx\Vivado\2018.3\data\verilog\src\unisims\PHY_CONTROL.v(504): Module 'SIP_PHY_CONTROL' is not defined.


楼主用的vivado2018.3,就无法关联modelsim 10.4.


应该支持Questa Sim-64 10.6c

Questa Sim-64 10.6c是modelsim的升级版。


特别注意!!!!
如果是用vivado 2018的话,无法关联modelsim,只能关联Questa Sim-64 10.6。


楼主是vivado 2018 03关联Questa Sim-64 10.6。


转载(侵删):
https://blog.csdn.net/kkg89/article/details/105172942



使用特权

评论回复

相关帖子

发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

105

主题

352

帖子

5

粉丝