发新帖我要提问
返回列表
打印

ESD耦合到SPI总线上了，怎么办？

[复制链接]
9421|13
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
baojian510|  楼主 | 2011-12-16 13:39 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
ESD, 耦合, SPI总线, CPU, 仿真
SPI总线是通过CPU的四个引脚仿真出来的，SDI,SDO,SCLK,CS，打ESD时，发现除CS外的其他三条线上有ESD耦合，总是把CPU打死，不知道有什么办法解决掉？有什么办法可以滤掉或阻挡掉，可以加电容吗？

使用特权

评论回复 赏

相关下载

相关帖子
沙发
xunchangreng| | 2011-12-17 21:06 | 只看该作者
处理器的具体型号？
你通过何种方式确认是SDI,SDO,SCLK有ESD耦合的？是导致复位吗？有看门狗电路吗？如果有，看门狗起作用了吗？
如果确实是SDI,SDO,SCLK有ESD耦合，可以在这三个信号线上使用TVS管

使用特权

评论回复 赏
板凳
skm2008| | 2011-12-17 22:56 | 只看该作者
最好能将ESD得到可靠的泄放

使用特权

评论回复 赏
地板
pa2792| | 2011-12-21 17:06 | 只看该作者
为什么就SDI,SDO,SCLK有ESD耦合；
而CS就没有？难道他们间的线径走向有明显区别？
ESD需要屏蔽和泄放，难道你的SDI,SDO,SCLK跑到板边上去吸收ESD了？

使用特权

评论回复 赏
5楼
acute1110| | 2011-12-22 11:36 | 只看该作者
电容不能加，加一颗srv05-4的器件就可以了

使用特权

评论回复 赏
6楼
zhaohe2001| | 2011-12-22 16:46 | 只看该作者
1. 信号线加屏蔽

2. 信号线对机壳加TVS

使用特权

评论回复 赏
7楼
yzbert| | 2012-6-4 15:32 | 只看该作者
还可以加一个静电抑制器！

使用特权

评论回复 赏
8楼
esysg| | 2012-12-2 12:55 | 只看该作者
处理好静电泄放路径，在信号线上加TVS管，要注意TVS管的结电容不能过大

使用特权

评论回复 赏
9楼
ambtony| | 2012-12-10 14:01 | 只看该作者
楼主测试的是什么产品，ESD怎么会耦合到这几路信号上呢？楼主测试时出现什么现象？怎么确认是ESD影响到这几路信号的？

使用特权

评论回复 赏
10楼
HORSE7812| | 2012-12-17 15:42 | 只看该作者
MARK

使用特权

评论回复 赏
11楼
qingtian1231| | 2014-4-10 15:13 | 只看该作者
同问，是怎么么确认是这几根术号线受到了ESD影响

使用特权

评论回复 赏
12楼
王紫豪| | 2014-4-15 23:54 | 只看该作者
SRV05-4， usb专用的 tvs，电容小，合适！

使用特权

评论回复 赏
13楼
kwiewie1988| | 2021-12-6 11:15 | 只看该作者
1.这几根信号加ESD保护管；2.注意在入口处加，地孔要分开打

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

baojian510

11

主题

46

帖子

2

粉丝