21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › cpld硬件问题
返回列表 发新帖我要提问

cpld硬件问题

[复制链接]
2515|4
 楼主| ynln 发表于 2011-12-19 22:23 | 显示全部楼层 |阅读模式
CPLD, 硬件, 时钟, 电路, 逻辑电路
请教大家，本人刚学fpga，先做个cpld来学习学习，cpld有几个时钟输入，我如果只用cpld来产生组合逻辑电路的话是不是就可以不接时钟输入了？还有产生时序逻辑电路的话就要接时钟输入吗？那这样的话，接的时钟如何跟输入数据线时钟同步呢？谢谢！
回复

收藏 举报

相关帖子
mr.king 发表于 2011-12-20 07:45 | 显示全部楼层
组合逻辑没有时钟的，没有同步概念。有时钟的是时序逻辑
回复

收藏 举报

 楼主| ynln 发表于 2011-12-20 20:52 | 显示全部楼层
那时序电路的话，接的时钟如何跟输入数据线时钟同步呢？谢谢！
回复

收藏 举报

mr.king 发表于 2011-12-20 21:03 | 显示全部楼层
3# ynln
靠时钟打呀
回复

收藏 举报

Windmill_CN 发表于 2011-12-21 12:26 | 显示全部楼层
da
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

ynln

41

主题

149

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部