发新帖我要提问
返回列表
打印

cpld硬件问题

[复制链接]
1253|4
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
ynln|  楼主 | 2011-12-19 22:23 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
CPLD, 硬件, 时钟, 电路, 逻辑电路
请教大家，本人刚学fpga，先做个cpld来学习学习，cpld有几个时钟输入，我如果只用cpld来产生组合逻辑电路的话是不是就可以不接时钟输入了？还有产生时序逻辑电路的话就要接时钟输入吗？那这样的话，接的时钟如何跟输入数据线时钟同步呢？谢谢！

使用特权

评论回复 赏

相关下载

相关帖子
沙发
mr.king| | 2011-12-20 07:45 | 只看该作者
组合逻辑没有时钟的，没有同步概念。有时钟的是时序逻辑

使用特权

评论回复 赏
板凳
ynln|  楼主 | 2011-12-20 20:52 | 只看该作者
那时序电路的话，接的时钟如何跟输入数据线时钟同步呢？谢谢！

使用特权

评论回复 赏
地板
mr.king| | 2011-12-20 21:03 | 只看该作者
3# ynln
靠时钟打呀

使用特权

评论回复 赏
5楼
Windmill_CN| | 2011-12-21 12:26 | 只看该作者
da

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

ynln

41

主题

149

帖子

1

粉丝