本帖最后由 Globalizex 于 2020-6-17 16:05 编辑
基于智多晶 FPGA系统 智多晶(Intelligence Silicon)——专注于可编程逻辑电路器件技术的研发，并为系统制造商提供高集成度、高性价比的可编程逻辑器件、可编程逻辑器件IP核、相关软件设计工具以及系统解决方案。傲立电子扎根通信行业，相关的算法/协议IP有很深的积累，能帮助国产FPGA厂家和客户在5G应用上快速产品化。
发展历程 file:///C:\Users\GLOBAL~1\AppData\Local\Temp\ksohtml2592\wps1.jpg
图1 产品规划: file:///C:\Users\GLOBAL~1\AppData\Local\Temp\ksohtml2592\wps2.jpg
图2
产品型号--Sealion 2000 系列 FPGA - 55nm 低功耗技术工艺，正向自主研发，先进的低成本、低功耗FPGA架构
- 提供2K到25K的查找表逻辑单元
- 单一封装集成了2Mx32bit Synchronous DRAM（SDRAM）
- 内置多个 18x18/9x9 可串行乘法器以及算术逻辑单元（ALU）
- 内置2个PLL和2个DLL，提供倍频、分频、相位偏移等系统时钟功能
- 通用I/O支持 DDR 和 DDR2，DDR2 支持 400Mbps 界面，DQS输入端90度相位转换
- 通用I/O支持 800MbpsLVDS
- 芯片性能与 Spartan-6/Cyclone-4 系列的 FPGA 芯片相匹配
file:///C:\Users\GLOBAL~1\AppData\Local\Temp\ksohtml2592\wps3.jpg
产品型号--Sealion 5000 系列 FPGA( 即将推出 )
- 28nm技术工艺，正向自主研发，先进的低成本、低功耗FPGA架构
- 提供20K到200K的查找表逻辑单元
- 单一封装集成了2Mx32bit Synchronous DRAM（SDRAM）
- 内置多个 withpre-adder 18x18/9x9 可串行乘法器以及算术逻辑单元（ALU）
- 内置锁相环PLL提供倍频、分频、相位转移、spread spectrum等系统时钟功能
- 通用I/O支持SDR、DDR2、DDR3、LPDDR2、LPDDR3，DDR3支持1.2Gbps界面
- 通用I/O支持1.2GbpsLVDS
- 4个通道的嵌入式 SERDES 支持 6Gbps 全双工串行协议，内置物理编码子层，支持常用的数据协议，包括PCIE、千兆以太网、XAUI、SRIO、CPRI、OBSAI、SD-SDI\HD-SDI
- 芯片性能与 Virtex-7 系列的FPGA芯片相匹配 Sealion 2000 系列FPGA产品特性 ● 采用55nm的低功耗技术工艺，正向自主研发，先进的低成本、低功耗FPGA架构 提供4K到25K的查找表逻辑单元，单一封装集成了2M*32 bit Synchronous DRAM（SDRAM） 嵌入式高速双接口存储器（dual port SRAM/FIFO Block ）(真双端/伪双端） 内置多个18×18/9×9可串行乘法器以及算术逻辑单元（ALU），可做两层叠加实现DSP处理的应用 ● 内置2个锁相环（PLL）和2个延时锁相环（DLL），提供倍频、分频、相位转移等系统时钟功能 ● 通用输入输出端口支持高速存储器界面, DDR、DDR2 支持 400Mbps DDR2界面，DQS 输入端90 度相位转换 DQS输入端到系统时钟接轨（clock domain transfer），1:4 and 4:1 串行并行转换（Serializer / Deserializer） ● 通用输入输出端口，支持800Mbps LVDS 支持低压差分信号传输接口（LVDS）800Mbps 时钟延迟匹配电路，7:1 LVDS 界面 ● 芯片性能能够与Spartan-6/Cyclone-4系列的FPGA芯片相匹配 file:///C:\Users\GLOBAL~1\AppData\Local\Temp\ksohtml2592\wps4.jpg
Seal 5000 系列 FPGA概述 Seal 5000 FPGA同样采用正向设计，芯片软件设计流程和ISE/Quartus II/Diamond 类似，包括综合、约束、布局布线、下载编程等。智多晶的芯片使用自主研发的FPGA开发软件“HqFpga”, 完成综合、布局布线、时序分析、配置编程和片内逻辑分析。智多晶的Seal 5000系列FPGA芯片，在性能上能够与Virtex-7系列的FPGA芯片对标。 Seal 5000 系列FPGA为高性能逻辑设计人员、高性能DSP设计人员和高性能嵌入式系统设计人员提供了满足逻辑、DSP、软/ 硬微处理器和连接功能的需求的最佳解决方案。 Seal 5000 FPGA器件系列特性 ● 自主研发，先进的低成本、低功耗的FPGA架构 基于28纳米技术工艺（28nm），20K到200K的查找表逻辑单元 嵌入式高速双接口存储器（dual port SRAM/FIFO Block）（真双端/伪双端） 内置多个with pre-adder 18×18/9×9可串行乘法器以及算术逻辑单元（ALU），可做两层叠加实现DSP处理的应用，频率高达500MHZ。 ● 内置锁相环（PLL）提供倍频、分频、相位转移、spread spectrum等系统时钟功能 ● 通用输入输出端口支持高速存储器界面，SDR、DDR2、DDR3、LPDDR2、LPDDR3 支持 1.2Gbps DDR3界面，DQS 输入端90 度相位转换 DQS输入端到系统时钟接轨（clock domain transfer），1:4 and 4:1 串行并行转换（Serializer / Deserializer） ● 通用输入输出端口，支持1.2 Gbps LVDS 支持低压差分信号传输接口（LVDS）1.2Gbps ● 高速串行并行接口(SERDES)： 4个通道的嵌入式 SERDES 支持 6Gbps 全双工串行（ full-duplex ）协议 内置物理编码子层（Physical Coding Sublayer 、PCS） 支持常用的数据协议，包括PCI Express、千兆以太网（GbE, SGMII）、XAUI、SRIO、CPRI、 OBSAI、SD-SDI 和HD-SDI. ● 支持商业与工业温度等级
| 
楼主
标题置顶
标题高亮
