高速ADC的电源设计（转）

只看该作者 · 2011-12-23 17:37

系统设计人员正面临越来越多的挑战，他们需要在不降低系统组件（例如：高速数据转换器）性能的情况下让其设计最大程度地节能。设计人员们可能会转而采用许多电池供电的应用（例如：某种手持终端、软件无线设备或便携式超声波扫描仪），也可能会缩小产品的外形尺寸，从而需要寻求减少发热的诸多方法。
极大降低系统功耗的一种方法是对高速数据转换器的电源进行优化。数据转换器设计和工艺技术的一些最新进展，让许多新型 ADC可以直接由开关电源来驱动，从而达到最大化功效的目的。

系统设计人员们习惯在开关稳压器和 ADC之间使用一些低噪、低压降稳压器 (LDO)，以清除输出噪声和开关频率谐波（请参见图1）。但是，这种干净的电源设计的代价是高功耗，因为 LDO要求压降余量来维持正常的运行。最低压降一般为 200到500mV，但在一些系统中其可以高达 1到2V（例如，ADC的3.3-V 电压轨产生自一个使用LDO的5V开关电源时）。

图1从传统电源转到最大功效电源

就一个要求 3.3-V 电压轨的数据转换器而言，300mV的 LDO 压降增加约10% 的ADC 功耗。这种效应在数据转换器中得到放大，因为它具有更小的工艺节点和更低的电源电压。例如，1.8V 时，相同300-mV 压降增加约17%（300mV/1.8 V）的ADC 功耗。因此，将该链的低噪声 LDO 去除可以产生巨大的节能效果。去除LDO还可以降低设计的板级空间、热量以及成本。

本文阐述了包括超高性能 16位 ADC 在内的一些 TI高速 ADC 可在 ADC 性能无明显降低的条件下直接通过开关稳压器驱动。为了阐述的方便，我们对两款不同的数据转换器（一款使用高性能 BiCOM 技术（TI 的ADS5483），另一款使用低功耗CMOS 技术（TI 的ADS6148）进行了开关电源噪声敏感性研究。本文的其他部分对所得结果进行了一一介绍。

BiCOM 技术—ADS5483

这种工艺技术实现了宽输入频率范围下的高信噪比 (SNR) 和高无杂散动态范围(SFDR)。BiCOM 转换器一般还具有许多片上去耦电容和非常不错的电源抑制比(PSRR)。我们对ADS5483 评估板(ADS5483EVM) 进行了电源研究，其具有一个使用 TI TPS5420开关稳压器 (Sw_Reg) 的板上电源；一个低噪声LDO（TI 的TPS79501）；以及一个外部实验室电源使用选项。我们使用图 2所示不同结构实施了5 次实验，旨在确定ADS5483 通过一个开关稳压器直接运行时出现的性能降低情况。由于 ADS5483 模拟5-V电源到目前为止表现出对电源噪声的最大敏感性，因此该研究忽略了3.3-V 电源的噪声。ADS5483产品说明书中列出的 PSRR 支持这种情况：两个 3.3-V 电源的 PSRR 至少高出5-V模拟电源20 dB。

图2使用ADS5483EVM 的5次实验电源结构

5次实验的结构变化配置如下：

实验1—一个5-V实验室电源直接连接到5-V 模拟输入，同时绕过开关稳压器(TPS5420) 和低噪声LDO (TPS79501)。使用一个板上 LDO（TI 的TPS79633）生成ADS5483低敏感度3.3-V 模拟及数字电源的3.3-V 电压轨。

实验2—将一个 10-V 实验室电源连接到 TPS5420 降压稳压器，其使用一个5.3-V 输出。这样可为 TPS79501 提供一个300-mV 压降，从而生成一个 5-V电压轨。

实验3—使用TPS5420，从10-V 实验室电源生成一个5-V电压轨。本实验中，我们绕过了 TPS79501 低噪声LDO。图3a表明，如“实验 2”连接的 LDO较好地减少了开关稳压器的5.3-V 输出峰值电压。但是，图 3b表明5-VVDDA 电压轨铁氧体磁珠之后输出没有巨大的差异。

图3实验2（使用LDO）和实验3（无LDO）的示波器截图对比

实验4—本实验配置方法与“实验 3”相同，但去除了 TPS5420 输出的RC缓冲器电路，其会引起高振铃和大开关频率杂散。我们可在图4中清楚的观察到RC缓冲器电路的影响。去除 LDO并没有在铁氧体磁珠之后表现出明显的差异，而去除 RC 缓冲器电路则会导致更大的清洁5-VVDDA 电压轨电压峰值进入ADC。我们将在稍后详细研究RC缓冲器电路的影响。

图4 5-VVDDA电压轨的电源噪声

实验5—将一个8-Ω 功率电阻连接到5-V电源，模拟如现场可编程门阵列 (FPGA) 等额外负载。TPS5420必须提供更高的输出电流，并更努力地驱动其内部开关，从而产生更大的输出杂散。通过重复进行“实验 2”、“实验 3”和“实验4”可以测试这种配置。

测量结果

我们利用输入信号频率扫描对比了5个实验。先使用135 MSPS 采样速率然后使用80 MSPS 采样速率对三个ADS5483EVM 实施了这种实验，均没有观察到巨大的性能差异。在使用135-MSPS 采样速率情况下，SNR和SFDR 的频率扫描如图5所示。在10 到130MHz输入频率下SNR 的最大变化约为0.1dB。SFDR结果也非常接近；在某些输入频率（例如：80MHz）下，可以观测到下降1至2 dB。

图5 10到130MHz 输入频率扫描

5个实验的FFT 曲线图对比（请参见图 6）显示噪声底限或杂散振幅没有出现较大的增加。使用LDO 清除开关噪声使得输出频谱看起来几乎与干净 5-V实验室电源完全一样。去除 LDO以后，我们观测到从开关稳压器产生了两个杂散，其具有一个来自 10-MHz输入音调的约500 kHz 频率偏置。RC缓冲器电路降低这些杂散振幅约 3dB，从约 –108 dBc 降到了约 –111 dBc。这一值低于 ADS5483的平均杂散振幅，其表明 ADS5483 可以在不牺牲SNR或SFDR 性能的情况下直接由一个开关稳压器来驱动。

图6 500-kHz 偏置杂散65k-点 FFT 图

只看该作者 · 2011-12-23 17:38

RC 缓冲器降压稳压器输出能够以相当高的开关速度对非常大的电压实施开关操作。本文中，将TPS5420 的输入电压轨设定为10V，我们可以在输出端观测到许多过冲和振铃，如图 7a 所示。为了吸收一些电源电路电抗能量，我们将 RC 缓冲电路添加到了 TPS5420 的输出（请参见图7b）。该电路提供了一个高频接地通路，其对过冲起到了一些阻滞作用。图7a表明RC缓冲器降低过冲约50%，并且几乎完全消除了振铃。我选用了R = 2.2Ω 和C = 470 pF 的元件值。稳压器的开关频率范围可以为 500kHz 到约6MHz，具体取决于制造厂商，因此可能需要我们对R 和C 值进行调节。这种解决方案的代价是带来一些额外的分流电阻 AC功耗（尽管电阻非常的小），其降低稳压器总功效不足 1%。

图7 TPS5420 开关稳压器

我们将10MHz 输入信号标准化FFT 图绘制出来，以对比“实验 1”到“实验4”（请参见图 8）。TPS5420的杂散在约500kHz偏置时清晰可见。缓冲器降低杂散振幅约3dB，而低噪声LDO则完全消除了杂散。需要注意的是，RC缓冲器（无LDO）的杂散振幅约为 -112dBc，远低于 ADS5483 平均杂散振幅，因此SFDR 性能并未降低。

图8“实验 1”到“实验 4”的标准 FFT 图

在“实验5”中，我们将一个8-Ω功率电阻添加到 5-VVDDA 电压轨，旨在模拟电源的重负载。标准化 FFT 图（请参见图 9）并未显示出很多不同。去除 RC缓冲器以后，杂散增加约4.5dB；其仍然远低于平均杂散振幅。

图9添加8-Ω 负载的标准化 FFT 图

CMOS 技术—ADS6148

当关注如何在保持较佳 SNR 和SFDR性能的同时尽可能地降低功耗时，我们一般利用 CMOS 技术来开发高速数据转换器。但是，CMOS转换器的PSRR 一般并不如BiCOM ADC 的好。ADS6148产品说明书列出了25 dB 的PSRR，而在模拟输入电源轨上ADS5483的PSRR则为60dB。

ADS6148EVM 使用一种板上电源，其由一个开关稳压器 (TPS5420) 和一个低噪声、5-V输出LDO (TPS79501) 组成，后面是一些 3.3-V 和1.8-V 电源轨的低噪声 LDO（请参见图 10）。与使用 ADS5483EVM 的5个实验类似，我们使用 ADS6148EVM 进行了下面另外 5 个实验，其注意力只集中在 3.3-VVDDA 电压轨的噪声上面。 1.8-VDVDD 电压轨外置 TPS5420 实验表明对SNR 和 SFDR 性能没有什么大的影响。

图10使用ADS6148EVM 的5个实验电源结构

实验6—将一个5-V 实验室电源连接到两个低噪声 LDO（一个使用 3.3-V 输出，另一个使用 1.8-V 输出）的输入。LDO并未给实验室电源带来任何有影响的噪声。

实验7—将一个 10-V 实验室电源连接到 TPS5420 降压稳压器，其与一个5.3-V 输出连接，像“实验2”连接 ADS5483 一样。TPS79501 生成了一个过滤后的5.0-V 电压轨，其向 3.3-V 输出和1.8-V 输出LDO提供输入，如图 10所示。

实验8—所有3.3-VVDDA 电压轨 LDO 均被绕过。TPS5420配置为一个3.3-V 输出，该输出直接连接到3.3-VVDDA 电压轨。TPS79601 生成1.8-VDVDD 电压轨，并通过一个外部5-V实验室电源供电。

实验9—该实验配置方法与“实验 8”相同，但去除了 TPS5420 输出的RC缓冲器电路。

实验10—一个4-Ω 功率电阻连接到TPS5420 的3.3-V 输出。这样做可极大地增加 TPS5420 的输出电流，从而模拟一个附加负载。另外，像“实验 5”的ADS5483一样，它带来了更高的开关杂散和更多的振铃。

图11显示了“实验 7”、“实验8”和“实验9”产生的一些3.3-VVDDA 输出波形。有或无 LDO的峰值电压振幅存在一些差异，但 RC缓冲器可降低60%的峰值噪声。

图11铁氧体磁珠后测得 3.3-VVDDA 电压轨实验示波器截图对比

测量结果

利用输入信号频率扫描，通过对比“实验 6”到“实验 10”，我们可以研究ADS6148对电源噪声的敏感性。先使用135 MSPS 然后使用210 MSPS 的采样速率(fs) 对三个ADS6148EVM 进行数次实验。我们没有探测到有较大的性能差异。

使用 135-MSPS 采样速率，SNR 和 SFDR 的频率扫描如图 12 所示。高达300MHz 输入频率下SNR的最大变化为0.1 到0.2dB。但是，一旦移除了 RC缓冲器电路，噪声便极大增加，从而降低SNR约0.5 到1dB。图12b显示了5次ADS6148 实验输入频率的 SFDR 变化。我们没有观测到较大的性能降低。

图12 10到300MHz的输入频率扫描

对比图13所示FFT 图，我们知道了无 RC缓冲器SNR稍微减少的原因。去除 RC 缓冲器电路后，在 ADS6148 输出能谱中，我们可以看到分布间隔约为500kHz（TPS5420 开关频率）的众多小杂散，如图 13所示。相比ADS5483，这些小杂散更占主导，并且因为 ADS6148的固有低PSRR SNR大大降低。但是，图13所示FFT 图还表明添加的RC缓冲器电路较好地弥补了这一不足。

图13大批杂散的65k 点FFT 图

图14 所示标准化FFT 图表明开关稳压器的杂散高出ADC 平均噪声层约5 到 6dB。其非常低，以至于其对 SFDR 减少无法产生影响，但却明显地影响了 ADC的SNR。

图14标准化FFT 图表明使用 RC 缓冲器的好处