赛灵思公司（Xilinx, Inc. ）宣布推出新一代旗舰产品--Virtex® 高性能现场可编程门阵列（FPGA）系列产品，支持高性能、计算密集电子系统开发人员在面对更短设计周期和更低开发成本压力的情况下设计出“更绿色”的产品。新的Virtex-6 FPGA系列比前一代产品功耗降低多达50%，成本降低多达20%。该系列产品进行了最合适的组合优化，包括灵活性、硬内核IP、收发器功能以及开发工具支持， 从而可以帮助客户满足市场需求，在追求更高带宽的同时, 适应不断演化的标准以及苛刻的性能要求。有了新一代Virtex系列 FPGA，更多的系统设计人员就可在无线/有线通信、广播、航空航天以及国防等应用中充分利用可编程逻辑器件的优点。
Virtex-6 FPGA 子系列
Virtex-6 LXT FPGA 面向具有低功耗串行连接功能的高性能逻辑和 DSP
Virtex-6 SXT FPGA 面向具有低功耗串行连接功能的超高性能 DSP
Virtex-6 HXT FPGA 针对需要带宽最高的串行连接功能的通信、交换和成像系统进行了优化
Virtex-6 CXT FPGA 面向需要 3.75Gbps 串行连接功能和相应逻辑性能的应用
编辑本段领域
Virtex- 6 FPGA系列包括三个面向应用领域而优化的FPGA平台，分别提供了不同的特性和功能组合来更好地满足不同客户应用的需求：
Virtex-6 LXT FPGA – 优化目标应用需要高性能逻辑、DSP以及基于低功耗GTX 6.5Gbps串行收发器的串行连接能力
Virtex-6 SXT FPGA –优化目标应用需要超高性能DSP以及基于低功耗GTX 6.5Gbps串行收发器的串行连接能力
Virtex-6 HXT FPGA – 作为优化的通信应用需要最高的串行连接能力，多达64个GTH串行收发器可提供高达11.2Gbps带宽
Virtex-6 FPGA把先进的硬件芯片技术、创新的电路设计技术以及架构上的增强完美结合在一起，与前一代Virtex器件以及竞争FPGA产品相比，功耗大大降低，性能更高并且成本更低。
Virtex-6 LXT FPGA
功耗最低的高性能 FPGA
针对需要高性能逻辑和 DSP 并带有低功耗 6.6Gpbs 串行连接功能的系统进行了优化
集成式 PCI Express? 和三态以太网媒体访问控制器（MAC）模块
Virtex?-6 LXT FPGA 针对高性能逻辑和 DSP 以及低功耗串行连接功能进行了优化，提供6.6Gbps GTX 收发器和内置式 PCIe? 与三态以太网 MAC 模块，能够以更低的功耗满足更高的带宽和性能需求。
高性能逻辑和 DSP 功能
利用2倍于上一代面向流水线设计的 Virtex FPGA 的触发器加强高速逻辑架构
更高的 DSP48E1 slice 比，支持高性能 DSP
更高的 block RAM 比实现了数据缓冲，并且满足 DSP 的要求
利用 6.6Gbps GTX 收发器实现低功耗串行连接功能
功耗降低了25%：在 6.6Gbps 下，功率低于 150mW（典型值）
单个 FPGA 内的 GTX 收发器多达36个
高度灵活的时钟控制技术实现了独立 Rx 和 Tx 操作，能够有效地将某些应用的收发器数量加倍
保证符合常见标准的要求，如 10/40/100G 以太网、PCI Express、OC-48、XAUI、SRIO 和 HD-SDI
第二代集成式 PCI Express 模块和第三代三态以太网 MAC 模块可以轻松实现常见接口
利用面向 Virtex-6 FPGA 的连接功能套件加快开发步伐
利用 1.4 Gbps SelectIO? 技术构建高带宽并行接口
ChipSync? 源同步技术可以轻松满足行业标准和定制协议最为严苛的时序要求
利用动态控制三稳态数控阻抗降低功耗
DDR3 存储器的内置式支持
写电平
动态时钟反转控制
低抖动性能通路时钟控制
存储器接口发生器工具可以轻松构建可靠的、到最新高性能存储器的接口，包括 DDR3 和 DDR2 SDRAM、QDR II+ SRAM 与 RLDRAM II
40nm ExpressFabric 架构，采用6-输入 LUT
通过有效利用 40nm 三栅极氧化层工艺实现最高的性能。
第二代 ExpressFabric 技术采用6输入查找表（LUT），从而能够以更少的逻辑电平、更少的布线和更低的扇出来实现更高的性能。为了进一步提升性能，Xilinx 将与各个 LUT 相关的触发器数量加倍，从而能够更好地支持高速设计的流水线。
与上一代产品相比，40nm 三栅极氧化层工艺将性能提升了1个速度级别，将功耗降低了50%
第二代6输入查找表（LUT）架构利用最高的触发器：LUT 比加强了流水线
灵活的 LUT 可以配置成逻辑、分布式 RAM（64位/LUT 或256位/CLB）或移位寄存器
第二代对角对称互联实现了最短、最快的布线
74,500~758,800个逻辑单元，可以实现系统级集成
600 MHz 时钟管理通道（2 MMCM）
利用高精度、低抖动时钟控制技术实现最高的速度。
Virtex-6 FPGA 内的新型混合模式时钟管理器（MMCM）实现了器件的时钟管理通道（CMT）内的 DCM 和 PLL 电路提供的灵活而又精确的时钟综合、移相和抖动滤波优势。增强型时钟分配网络利用新型中点缓冲来降低歪斜。
基于 PLL 的新型混合模式时钟管理器（MMCM）实现了最低的抖动和抖动滤波
增强型频率综合将控制精度提高了8倍
与 Virtex-5 DCM 技术提供的相同的精确相位控制
18个 MMCM 提供了低于 30ps 的精确相位控制，从而实现了更好的设计余量
差分全局和局部时钟控制技术保证实现低歪斜和低抖动
中点缓冲降低了片上时钟网络内的歪斜和抖动
600MHz block RAM（1,000Kb）
用于高密度片上存储器的 600MHz、36Kb block RAM 实现了高效数据缓冲。
Virtex-6 FPGA 为缓冲和存储片上数据提供了高达 38Mb 的集成式 block RAM。灵活的 block RAM 可以配置成2个 18Kb 模块或1个 36 Kb 模块、真正的双端口、简单的双端口和FIFO，并且可以提供独立的读/写端口宽度配置。利用可选流水线功能实现 600 MHz 操作。内置式级联逻辑可以从2个 32k x 1 block RAM 配置创建1个 64k x 1 存储器。
可以分割成2个 18Kb 模块，以便将 Block RAM 带宽加倍
将 Block RAM 配置成多速率 FIFO
内置式64位纠错码（ECC）功能，可以实现高可靠性系统
自动节能电路
采用 ChipSync 源同步技术的 1.40Gbps SelectIO 引脚
实现行业标准和定制协议。
内置式功能可以轻松满足行业标准和定制协议最为严苛的时序要求，同时还可以在同一器件内利用30个可独立配置的 I/O 库支持多个电学标准。
利用 PCI?、RapidIO?、XSBI、SPI4.2 等实现的设计
配置 I/O，以便在 1.0V~2.5V 的电压下支持 HSTL、LVDS（SDR 和 DDR）等
DDR3 1066 存储器的内置式写电平支持
利用内置式 I/O 延迟电路简化板设计，从而利用灵活的每比特去歪斜补偿不等的迹线长度
利用内置式串行器/解串器让输入数据与 FPGA 内部时钟保持同步
自适应延迟设置会自动进行重新校准来补偿不断变化的工作条件
新性能通路时钟控制网络提供了专用通路来降低片外时钟的抖动
三稳态 I/O 降低了存储器接口的功耗
带有片上有源 I/O 终端的数控阻抗（DCI）减少了元件数量，节省了板空间，简化了板设计
采用 ChipSync 源同步技术的 1.40Gbps SelectIO 引脚
实现行业标准和定制协议。
内置式功能可以轻松满足行业标准和定制协议最为严苛的时序要求，同时还可以在同一器件内利用30个可独立配置的 I/O 库支持多个电学标准。
6.6Gbps GTX 收发器 实现线路速率介于 150Mbps 和 6.6Gbps 之间的低功耗连接功能 以最低的功耗实现串行协议，以便轻松快速地构建完整的、面向芯片到芯片、板到板和盒到盒通信的串行解决方案。 file:///C:/Users/911005/Desktop/PicExportError
灵活的 SERDES 让发射和接收通道能够在不同的数据速率下运行，从而有效地将某些应用中的收发器数量增加了一倍 file:///C:/Users/911005/Desktop/PicExportError
功能强大的发射和接收均衡（发射预加重、接收线性均衡和 DFE）能够以较高的线路速率实现最佳的信号完整性 file:///C:/Users/911005/Desktop/PicExportError
集成式“变速箱”实现了灵活编码：8b/10b、64b/66b、64b/67b file:///C:/Users/911005/Desktop/PicExportError
高度灵活的时钟控制技术实现了独立 Rx 和Tx 操作，能够有效地将某些应用的收发器数量加倍 file:///C:/Users/911005/Desktop/PicExportError
设计用来与集成式 PCI Express 和三态以太网 MAC 模块协同工作 file:///C:/Users/911005/Desktop/PicExportError
功耗降低了25%：在6.6Gbps 下，功率低于 15mW（典型值） file:///C:/Users/911005/Desktop/PicExportError
保证符合常见标准的要求，如 10/40/100G 以太网、PCI Express、OC-48、XAUI、SRIO和 HD-SDI 11.18Gbps GTH 收发器 GTH 收发器：9.953Gbps - 11.18Gbps 利用全面的、用于构建芯片-芯片、板-板和盒-盒通信的串行解决方案轻松而又快速地实现性能最高的串行协议。 file:///C:/Users/911005/Desktop/PicExportError
灵活的 SERDES 支持多速率应用 file:///C:/Users/911005/Desktop/PicExportError
实现 40G 和100G 协议等 file:///C:/Users/911005/Desktop/PicExportError
功能强大的发射和接收均衡（发射预加重、接收线性均衡和 DFE）能够以较高的线路速率实现最佳的信号完整性 file:///C:/Users/911005/Desktop/PicExportError
集成式“变速箱”实现了灵活编码：8/10b/66b、64b/b file:///C:/Users/911005/Desktop/PicExportError
低功耗：~220mW（典型值）@10.3125Gbps file:///C:/Users/911005/Desktop/PicExportError
保证符合常见标准的要求，如 1/40/100G 以太网、PCI Express、OC-48、XAUI、SRIO和 HD-SDI PCI Express（PCIe）端点/根端口模块 实现成本、功耗和复杂度均更低的 PCI Express。 利用用于构建新一代图形、存储、网络和 I/O 器件的集成式 PCIe 接口模块将设计风险降至最低水平。Virtex-6 FPGA 内的PCI Express 模块实现了事务处理层、数据链路层和物理层功能，能够以最低的 FPGA 逻辑利用率提供完整的 PCI Express 端点和根端口功能。 file:///C:/Users/911005/Desktop/PicExportError
通过 PCI SIG 验证的 Gen1 和 Gen2 兼容性（被纳入集成商名单） file:///C:/Users/911005/Desktop/PicExportError
与 GTX 收发器一起提供 PCIe 端点和根端口功能 file:///C:/Users/911005/Desktop/PicExportError
内置式硬 IP 可以释放用户逻辑资源，降低功耗 file:///C:/Users/911005/Desktop/PicExportError
多个 PCIe 模块，可以增加带宽，提供多种功能，或者在单个 FPGA 内同时实现端点和根端口支持 file:///C:/Users/911005/Desktop/PicExportError
利用可升级带宽（x1、x2、x4、x8@ Gen1 和 Gen2 数据速率）保持软件投资和延长基础设施的使用寿命 file:///C:/Users/911005/Desktop/PicExportError
可以随着项目的进行将设计重定位到更大的 FPGA 上，而无需修改您的 PCIe 接口设计 | 
楼主
标题置顶
标题高亮
