发新帖我要提问
返回列表
打印
[Actel FPGA]

designer多周期约束

[复制链接]
1357|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
一个机会|  楼主 | 2011-12-25 15:10 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
designer, ST, Train, AI, Constraint
我是在synplify中设置的多周期约束，没有设置路径(是从dvsor到n1的多周期约束)。在designer编译中出现如下错误
Error: in Constraint checker: Invalid multicycle constraint - the -to object list "\1I220/N_1[11]:D" is incorrect.
          From: \1I220/dvsor_1[1]:CLK
          Through: N/A
          To: \1I220/N_1[11]:D
       Constraint origin: D:/Actelprj/controller/synthesis/ally_sdc.sdc, line 509

问下这个是怎么回事？该怎么弄才能好呢？

使用特权

评论回复 赏

相关下载

相关帖子

沙发
daisyly| | 2011-12-25 16:22 | 只看该作者
:$

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

一个机会

0

主题

120

帖子

1

粉丝