本方案采用的是Xilinx Zynq-7000 SoC ZC702评估套件，这套板卡装配有Zynq-7000 XC7Z020 SoC，在单芯片上集成了一个SoC型集成处理系统 (PS) 和可编程逻辑 (PL)。
通过使用赛灵思vivado软件中的selectio interface wizard ip核，将其配置为camera link receiver模式，将cameralink相机输出4路LVDS数据信号和1路差分时钟信号进行串转并操作，在转换后的28bit的并行数据中，按照cameralink协议从中找到FVAL、LVAL、DVAL信号，完成每帧图像的采集。
随后采集的cameralink相机有效图像首先在PL的FIFO进行缓存，接着使用赛灵思的AXI_DMA ip核，将FIFO中缓存的图像发送到PS端的DDR3中进行暂存，在PS端的DDR3中有缓存好的图像后，使用AXI_DMA ip核将其发送给PL端的自己编写的hdmi ip核，将图像按照hdmi协议发给到显示器上进行显示。
|
楼主
标题置顶
标题高亮
