总结：跨时钟域异步时序设计

GoldSunMonkey · 发表于 2011-12-27 17:34

1）问题产生：亚稳态
因为不同时钟域，每一个触发器都有其规定的建立(setup)和保持(hold)时间参数, 在这个时间参数内，输入信号在时钟的上升沿是不允许发生变化的。如果在信号的建立时间中对其进行采样，得到的结果将是不可预知的，即亚稳态。
2）解决方法之一：打二拍
若触发器进入亚稳态的时间可以用可靠性指标MTBF来描述的话，不打二拍时的MTBF为MTBF = e (tr/τ)/ T0fa；
打二拍后MTBF为 MTBF = e(tr/τ)/ T0fa × e(tr/τ) / T0f
评价：代价最小
3) 解决方法之二：结绳法（取clka的前后二个时钟中间时刻读取法）
评价：代价小
4）异步FIFO法：用一种时钟写入数据，而用另外一种时钟读出数据，其中这两个读写时钟是异步的。
评价：代价最大，性能最好，适合大批量数据传递。

发表于 2011-12-27 17:36

不知道现在修改设计的芯片资源足够不足够？足够时考虑重新设计多时钟域数据传递那部分，将它们改成FIFO传递。

发表于 2011-12-27 21:42

;P不错

发表于 2011-12-27 21:59

你个金丝猴不要坏笑啊。

发表于 2011-12-27 22:00

好不容易想到一样赚分的东西，我容易嘛！:lol

发表于 2011-12-27 22:10

:lol

发表于 2011-12-27 22:10

你个金丝猴不要坏笑啊。
nongfuxu 发表于 2011-12-27 21:59

不错～

发表于 2011-12-28 09:07

GoldSunMonkey,有事情请教。是关于芯片IO布局的。在另外的一个贴子上。:)

发表于 2011-12-28 11:42

没转上来？

发表于 2011-12-28 12:42

在此处：请教GSM，IO管脚怎么分配才合理一些
如题，在PCB布线时遇到一个问题，对于XC3S500E这样的芯片，有从MCU来的控制信号线，还有到DA去的数据线。它们应该怎样分配管脚才合理啊？

登录 · 发表于 2011-12-28 12:44

不知道数据流IO横向放置，还是纵向放置？请各位达人指点。

发表于 2011-12-28 17:14

真不够意思啊。真心需要GSM的时候他上哪里去了啊？

发表于 2011-12-28 17:19

哥，出差了。
这个不是我的唯一的工作。

发表于 2011-12-28 17:47

啊！不好意思啦。那你先忙吧，等你回来后再指点一下。:)

发表于 2011-12-28 17:49

:lol

发表于 2011-12-29 11:16

这个主要考虑PCB板的布局、以及时钟资源的位置吧。 11# nongfuxu

发表于 2011-12-29 11:25

这个主要考虑PCB板的布局、以及时钟资源的位置吧。 11# nongfuxu
SuperX-man 发表于 2011-12-29 11:16

其实这个，真没关系，都不知道用什么多少资源，也不知道具体多少速度。
根本不好回答，如果仅仅按照他说的，我觉得左右或者上下都可以。没什么具体差别。

发表于 2011-12-29 11:42

嗯,知道了.谢谢GSM.

发表于 2011-12-29 11:48

:)具体可以找个开发板看一眼最好。

提醒下，全局时钟资源在上下两个bank

找个开发板看下，xilinx网站上有原理图

总结：跨时钟域异步时序设计

评分

相关帖子

本帖子中包含更多资源

浏览过的版块

核心会员奖章

坚毅之洋流

技术奇才奖章

七世轮回

终身成就奖章

十世金身

技术领袖奖章

精华达人奖章

湍急之河流

缘定三生